

3066H 系列

数据手册

文档版本 00B01

发布日期 2025-04-28

前 言

概述

本文档提供 3066H 系列 MCU 的功能概述、引脚定义、电气特性、封装和订购信息等。

产品版本

与本文档相对应的产品版本如下。

产品名称	产品版本
3066H 系列	-

读者对象

本文档主要适用于以下工程师：

- 技术支持工程师
- 软件开发工程师
- 硬件开发工程师

符号约定

在本文中可能出现下列标志，它们所代表的含义如下。

符号	说明
 危险	表示如不避免则将会导致死亡或严重伤害的具有高等级风险的危害。
 警告	表示如不避免则可能导致死亡或严重伤害的具有中等级风险的危害。
 注意	表示如不避免则可能导致轻微或中度伤害的具有低等级风险的危害。
 须知	用于传递设备或环境安全警示信息。如不避免则可能会导致设备损坏、数据丢失、设备性能降低或其他不可预知的结果。 “须知”不涉及人身伤害。
 说明	对正文中重点信息的补充说明。 “说明”不是安全警示信息，不涉及人身、设备及环境伤害信息。

修订记录

修订日期	版本	修订说明
2025-04-28	00B01	第 1 次临时版本发布。

目 录

前 言.....i

1 说明1

2 功能概述.....2

2.1 系统4

2.2 处理器.....4

2.3 嵌入式闪存 (eFLASH)5

2.4 电源控制 (PMC)6

2.4.1 供电方案6

2.4.2 电源监控7

2.4.3 低功耗模式.....8

2.5 时钟复位生成 (CRG)8

2.6 时钟失效检测 (CFD)11

2.7 时钟监测模块 (CMM)11

2.8 I/O 复用控制 (IOCMG)12

2.9 通用 I/O (GPIO)12

2.10 系统配置控制器 (SYSCTRL)13

2.11 直接存储器访问控制器 (DMA)13

2.12 循环冗余校验计算单元 (CRC)14

2.13 捕获模块 (CAPM).....14

2.14 数字加速单元 (MAU)15

2.15 核间通讯模块 (IPCM)15

2.16 信号量模块 (SRM)16

2.17 存储接口 (外置 SPI NOR Flash 控制器)16

2.18 正交编码器解码模块 (QDM)17

2.19 高级 PWM 定时器 (APT)18

2.20 通用 PWM 定时器 (GPT)19

2.21 基本定时器 (TIMER)20

2.22 看门狗 (WDG)20

2.23 集成电路接口 (I2C)21

2.24 通用异步收发传输器 (UART)22

2.25 同步串行外设接口 (SPI)23

2.26 MCAN 控制器23

2.27 模数转换器 (ADC)24

2.28 可编程增益放大器 (PGA)25

2.29 数模转换器 (DAC)25

2.30 模拟比较器 (ACMP)26

3 引脚排列、引脚描述 pinout.....27

3.1 引脚图.....27

3.2 引脚复用表.....29

3.3 引脚功能表.....137

3.4 引脚使用说明192

3.4.1 升级引脚说明192

3.4.2 未使用引脚说明.....193

4 电气特性.....194

4.1 绝对最大额定值.....194

4.2 工作环境参数195

4.3 供电框图195

4.4 芯片功耗196

4.5 电源上下电斜率.....197

4.6 电磁兼容 (EMC) 特性.....198

4.7 电气敏感特性.....198

4.8 IO 电气特性199

4.9 RESETN 电气特性.....205

4.10 闪存 (Flash memory)205

4.11 电源管理单元 (PMU)206

4.12 内置参考电压 (VREF)208

4.13 内置 32K 振荡器 (LOSC)208

4.14 内置 25M 振荡器 (HOSC)209

4.15 锁相环 (PLL)210

4.16 模数转换器 (ADC)210

4.17 数模转换器 (DAC)213

4.18 可编程增益放大器 (PGA)214

4.19 模拟比较器 (ACMP)216

4.20 温度传感器 (TSensor)217

4.21 集成电路 (I2C) 接口218

4.22 通用异步收发传输器 (UART)219

4.23 同步串行外设接口 (SPI)220

4.23.1 Motorola SPI Master 模式时序信息220

4.23.2 Motorola SPI Slave 模式时序信息221

4.23.3 TI 同步串行接口 Master 模式时序信息223

4.23.4 TI 同步串行接口 Slave 模式时序信息225

4.23.5 Microwire 接口 Master 模式时序信息226

4.23.6 Microwire 接口 Slave 模式时序信息227

4.24 存储接口 (外置 SPI NOR Flash 控制器)228

5 封装信息.....230

5.1 封装信息230

5.1.1 EPAD-LQFP80 封装视图和封装参数230

5.1.2 EPAD-LQFP100 封装视图和封装参数233

5.1.3 EPAD-LQFP144 封装视图和封装参数235

5.1.4 物理参数237

5.2 封装热阻237

6 订购信息.....239

A 缩略语240

插图目录

图 2-1 系统功能框图 4

图 2-2 MCU 供电示意图 7

图 2-3 低功耗模式切换示意图 8

图 3-1 LQFP80 引脚排列 27

图 3-2 LQFP100 引脚排列 28

图 3-3 LQFP144 引脚排列 29

图 4-1 供电框图 196

图 4-2 ADC 特性图 213

图 4-3 ADC 输入模型 213

图 4-4 PGA 结构框图 216

图 4-5 I2C 标准协议时序图 218

图 4-6 Motorola SPI Master 模式时序图 221

图 4-7 Motorola SPI Slave 模式时序图 (Clock Phase = 0) 223

图 4-8 Motorola SPI Slave 模式时序图 (Clock Phase = 1) 223

图 4-9 TI 同步串行接口 Master 模式时序图 224

图 4-10 TI 同步串行接口 Slave 模式时序图 226

图 4-11 Microwire 接口 Master 模式时序图 227

图 4-12 Microwire 接口 Slave 模式时序图 228

图 4-13 SPI 输出时序图 228

图 5-1 EPAD-LQFP80 封装外形图 231

图 5-2 EPAD-LQFP100 封装外形图.....233

图 5-3 EPAD-LQFP144 封装外形235

图 6-1 MCU mark 命名规则239

表格目录

表 2-1 3066H 系列化特性差异表2

表 3-1 引脚信息表..... 29

表 3-2 引脚复用信号描述列表137

表 3-3 芯片升级接口192

表 4-1 极限工作条件参数 ^a.....194

表 4-2 推荐工作条件195

表 4-3 工作电流 ^a196

表 4-4 sleep 模式工作电流.....197

表 4-5 deepsleep 模式工作电流.....197

表 4-6 电源上下电斜率.....197

表 4-7 EMS 特性.....198

表 4-8 ESD 极限参数.....199

表 4-9 电气敏感度.....199

表 4-10 I/O 静态特性 ^a199

表 4-11 输出电压特性 ^a201

表 4-12 输出电流特性 ^a201

表 4-13 I/O 交流特性 ^a203

表 4-14 RESETN 引脚特性 ^a205

表 4-15 闪存特性206

表 4-16 闪存耐用性与数据保持特性.....206

表 4-17 PMU 特性	206
表 4-18 内置 VREF 的电气特性 ^a	208
表 4-19 内置 32K 振荡器电气特性	208
表 4-20 内置 25M 振荡器电气特性	209
表 4-21 PLL 电气特性 ^{abc}	210
表 4-22 ADC 电气特性 1 ^a	210
表 4-23 ADC 电气特性 2 ^a	211
表 4-24 ADC 电气特性 3 ^{ab}	212
表 4-25 DAC 电气特性 ^a	214
表 4-26 PGA 电气特性 ^{abc}	214
表 4-27 ACMP 电气特性 ^a	216
表 4-28 TSensor 电气特性 ^a	217
表 4-29 标准模式 I2C 接口时序参数表	218
表 4-30 快速模式 I2C 接口时序参数表	219
表 4-31 Motorola SPI Master 模式时序要求	220
表 4-32 Motorola SPI Master 模式波形特征	220
表 4-33 Motorola SPI Slave 模式时序要求	221
表 4-34 Motorola SPI Slave 模式波形特征 (Clock Phase = 0)	222
表 4-35 Motorola SPI Slave 模式波形特征 (Clock Phase = 1)	222
表 4-36 TI 同步串行接口 Master 模式时序要求	223
表 4-37 TI 同步串行接口 Master 模式波形特征	224
表 4-38 TI 同步串行接口 Slave 模式时序要求	225
表 4-39 TI 同步串行接口 Slave 模式波形特征	225
表 4-40 Microwire 接口 Master 模式时序要求	226
表 4-41 Microwire 接口 Master 模式波形特征	226
表 4-42 Microwire 接口 Slave 模式时序要求	227
表 4-43 Microwire 接口 Slave 模式波形特征	227

表 5-1 EPAD-LQFP80 封装参数表.....231

表 5-2 EPAD-LQFP100 封装参数表.....234

表 5-3 EPAD-LQFP144 封装参数表.....236

表 5-4 3066H 系列封装参数.....237

表 5-5 封装热阻237

表 A-1 缩略语240

1 说明

本文档提供有关 3066H 系列 MCU 的功能概述、引脚定义、电气特性、封装和订购信息等。有关寄存器信息和更详细描述请参见《3066H 系列技术参考指南》。

2 功能概述

3066H 系列微控制器单元（MCU）采用高性能 RISC-V 架构内核处理器，内置 3 个 200MHz CPU 核，集成了 FPU（Floating Point Unit）浮点处理单元，支持浮点乘法、除法和开方、三角函数等复杂数学运算指令，支持 512kB 的 SRAM（Static Random Access Memory）和 1024kB 的 Flash 存储单元。该系列 MCU 集成 APT（Advanced PWM Timer，高级 PWM 定时器），12bit 3MSPS ADC（Analog Digital Converter）、12bit DAC（Digital to Analog Conversion）等模块。该产品系列提供 80Pin ~ 144Pin 封装。

表2-1 3066H 系列化特性差异表

型号		3066H NPIDM	3066H APIDM	3066H APIVM	3066H APIMM
封装		LQFP144	LQFP144	LQFP100	LQFP80
Code Flash		1024kB（双 bank）			
Data Flash		可配置			
SRAM		512kB			
CPU		3×RISC-V，200MHz			
		3×FPU+1×MAU			
PWM	APT (每组 APT 含 2 路 PWM，均 支持 HRPWM)	16（APT0 ~ APT15）	16（APT0 ~ APT15）	12（APT0 ~ APT11）	11（APT0 ~ APT10）


型号		3066H NPIDM	3066H APIDM	3066H APIVM	3066H APIMM
	GPT	2			
	CAPM	3			
	QDM	4			
通用 32 位 timer		6			
通讯	SPI	3			
	UART	8 (UART0 ~ UART7)	8 (UART0 ~ UART7)	8 (UART0 ~ UART7)	6 (UART0 ~ UART5)
	I2C	3			
	CAN/CANFD	3(CAN)	3(CANFD)		
QSPI NOR Flash 控制器接口		1			
模拟	ADC	4			
	通道数	44ch	44ch	34ch	26ch
	DAC	8×DAC+1×buffered DAC			
	ACMP	8			
	PGA	4			
	Tsensor	支持			
GPIO	GPIO 总数	136	136	92	72
	5V 容忍 GPIO 数	87	87	53	41
Watchdog		4, 3×WWDG+IWDG			
时钟		内部时钟：25MHz±1%，32kHz 外部时钟：4MHz ~ 30MHz			
DMA 通道数		2×6ch			
供电范围		2.4V ~ 3.63V			
工作温度		T _A : -40℃ ~ +105℃ (环境温度)			

型号	3066H NPIDM	3066H APIDM	3066H APIVM	3066H APIMM
	T _J : -40℃ ~ +125℃ (工作结温)			

2.1 系统

该系列 MCU 集成三个高性能 RISC-V CPU 内核，每个核可为浮点或定点程序提供高达 200MHz 的处理能力。内部集成高性能模拟外设，并与 APT 外设紧密耦合，提供更快速更精确的实时控制性能。支持业界通用通信接口（如 UART、I2C、SPI 等），提供了多个管脚复用选项，可实现灵活的单板布局。

图2-1 系统功能框图



2.2 处理器

处理器是三个基于 RISC-V ISA 设计的 32bit MCU 核，具有以下特点：

- 支持 RV32IMCFB 指令集（I：32bit 整型基础指令集；M：整型乘除扩展；C：16bit 压缩指令扩展；F：单精度浮点扩展；B：位操作扩展） + 自定义指令集。
- 支持 Machine 和 User 特权模式。

- 支持物理内存保护 PMP (Physical Memory Protection)。
- 单发射 3 级顺序流水线微架构。
- 支持静态分支预测。
- 支持最大 4G Bytes 地址空间，具体可访问范围由 MCU 总线架构决定。
- 支持两路 TCM 紧耦合存储 (Tightly-Coupled Memory) 接口访问指令和数据。
- 支持系统通过外部 AHB (Advanced High-performance Bus) 总线接口 (AHBS) 访问 TCM 接口。
- 支持 AHB 外设总线 (AHBM) 访问系统外设寄存器。
- 支持小端数据排布。
- 支持直接和向量中断模式。
- 支持 WFI (Wait For Interrupt) 低功耗模式。
- 支持 RISC-V 标准调试机制。
- 支持多核调试。
- 支持通过 AHB 外设总线访问定时器 Mtimer。

RISC-V 相关文档：

- RISC-V 指令集非特权标准：<https://github.com/riscv/riscv-isa-manual/releases/download/archive/riscv-spec-v2.2.pdf>
- RISC-V 指令集特权标准：<https://github.com/riscv/riscv-isa-manual/releases/download/archive/riscv-privileged-v1.10.pdf>
- RISC-V 汇编编程手册：<https://github.com/riscv-non-isa/riscv-asm-manual/blob/master/riscv-asm.md>
- RISC-V 调试标准：https://github.com/riscv/riscv-debug-spec/releases/download/task_group_vote/riscv-debug-draft.pdf

处理器功能详细描述请参见《3066H 系列技术参考指南》。

2.3 嵌入式闪存 (eFLASH)

嵌入式内存为数据和程序提供存储空间，具有以下特点：

- 提供 1024kB 的嵌入式闪存(双 BANK，每个 BANK 512KB)，可以用于程序与数据的存储。
- 提供 2 种保护状态控制：
 - protection_level 0：无特殊保护。

- protection_level 1: 调试接口部分区域无法操作。
- 提供知识产权代码读出保护。
- 提供 5 个 Main Region 区域读/编程/擦权限控制。
- 提供 9 个 Info Region 区域读/编程/擦权限控制。
- 支持 XIP (eXecute In Place)。
- 支持 Cache 和 Prefetch, 加速指令执行。
- 支持错误码纠错能力: 纠一检二。

eFLASH 模块功能详细描述请参见《3066H 系列技术参考指南》。

2.4 电源控制 (PMC)


PMC (Power Manage Controller) 通过对 MCU 内部电源的管理, 实现 MCU 的上/下电时序、开/关机功能和低功耗模式切换。

2.4.1 供电方案

MCU 支持的工作电压范围为 2.4V ~ 3.63V。针对特定外设, MCU 提供了以下几种不同的电源:

- V_{DD} 是数字域电源, 为内部调压器、FLASH、I/O 管脚、LOSC 等供电, 通过 VDD 管脚从外部提供。
- V_{DDA} 是模拟域电源, 为模拟资源, 如 ADC、DAC、ACMP、PGA、温度传感器 (TSensor)、PLL、HOSC 等供电, 通过 VDDA 管脚从外部提供。
- V_{AON} 是常电域电源, 为常电电路、PMC、唤醒 IO 等供电。 V_{AON} 由嵌入式线性调压器 ALDO 提供。
- V_{CORE} 是 MCU 内部 CORE 域的数字电源, 为数字外设、SYSRAM 和 FLASH 供电。 V_{CORE} 由嵌入式线性调压器 CLDO 提供, 可配置关闭。

图2-2 MCU 供电示意图



2.4.2 电源监控

上电复位 (POR) /掉电复位 (PDR)

MCU 具有一个集成的 POR (Power On Reset) / PDR (Power Down Reset)，在所有功耗模式下都有效。

上电期间，POR 将使 MCU 保持复位状态，直到 V_{DD} 电源电压达到 POR 阈值。此时，将释放 MCU 复位信号并使能 CLDO，启动用户程序。在掉电期间， V_{DD} 电源电压降至 PDR 阈值时，MCU 再次被置于复位状态。

可编程电压检测器 (PVD)

PVD (Programmable Voltage Detector) 用于监视 V_{DD} 电源电压，方法是将 V_{DD} 与预设阈值电压比较，判断电压是否超出预期。当 V_{DD} 低于 PVD 下降沿阈值或上升沿阈值时，可以产生 PVD 输出中断。该功能的用处之一是在中断服务程序中执行紧急关闭系统的任务。

Core 域电压检测器

芯片具有 CORE 域电压检测功能，将 CORE 域电压与预设阈值电压比较，判断电压是否低于预期。当 CORE 域实际电压低于监控阈值会触发芯片复位。

2.4.3 低功耗模式


默认情况下，系统复位或上电复位后，MCU 进入工作模式。系统提供了多个低功耗模式，可在 CPU 不需要运行时节省功耗。由用户根据应用选择具体的低功耗模式，以在低功耗、短启动时间和可用唤醒源之间寻求最佳平衡。MCU 有两种低功耗模式：

- 睡眠模式：CPU 时钟关闭，但所有外设都可以运行，并在发生中断时唤醒 CPU。
- 深睡眠模式：CLDO 关闭， V_{CORE} 域断电。此时， V_{CORE} 域中的时钟都会停止，PLL、HOSC 和 XTAL 振荡器被禁止。仅 V_{AON} 域正常工作，LOSC 为 V_{AON} 域提供工作时钟。

此外，还可以通过以下方法降低工作模式下的功耗：

- 降低系统时钟频率。
- 不使用某外设时，关闭其时钟。

图2-3 低功耗模式切换示意图



PMC 模块功能详细描述请参见《3066H 系列技术参考指南》。

2.5 时钟复位生成 (CRG)

CRG (Clock and Reset Generator) 时钟复位生成器为 MCU 各模块提供时钟和复位控制。将不同的源时钟分发到系统总线和各个外设，也对时钟进行门控管理用于低功耗控制。

MCU 共有 5 种类型的复位源：电源复位、管脚复位、电压监控复位、看门狗复位和软件复位。

源时钟用于衍生 MCU 各模块所需的时钟。MCU 共有三个源时钟：HOSC、LOSC 和 XTAL。

- HOSC：MCU 集成的高精度高速振荡器，提供 25MHz 时钟 `clk_hosc`。`clk_hosc` 是 MCU CORE 电源域的默认时钟。
- LOSC：MCU 集成的低速振荡器，提供 32.768kHz 时钟 `clk_losc`。`clk_losc` 是 MCU AON 电源域的默认时钟，也为 IWDG 模块提供计数时钟。
- XTAL：支持高速外部晶体或外部时钟源，提供 4MHz ~ 30MHz 时钟 `clk_xtal`。

衍生时钟为 MCU 内部各模块提供工作时钟，主要有以下时钟资源：

- `clk_hs`
`clk_hs` 为高速系统主工作时钟，系统复位后默认选择 `clk_hosc` 为系统时钟。其时钟源有：

- `clk_hosc`（默认值）
- `clk_losc`（`clock_fail` 模式触发时，切换到该时钟）
- `clk_xtal`
- `clk_pll_pst1`（PLL 输出，最大 200MHz）

`clk_hs` 为 CPU、SYSRAM、高速外设以及总线 SYS_BUS 提供时钟。高速外设

- DMA
- GPIO9~16
- APT0~15
- GPT0~1
- QDM0~3
- CRC（Cyclic Redundancy Check）
- CAPM0~2
- TIMER0~5
- MTIMER0~2
- ADC 控制器 0~4
- PGA 控制器 0~4
- ACMP 控制器 0~7
- DAC 控制器 0~8
- ADCVREF 控制器
- OSC_TRIM

- IPCM
- SRM
- clk_ls
clk_ls 为低速系统主工作时钟，该时钟由 clk_hs 二分频后产生，系统复位后默认状态跟随 clk_hs。其时钟源跟随 clk_hs。
clk_ls 为低速外设以及低速总线提供时钟。低速外设有：
 - CMM0~1
 - CFD
 - GPIO0~8
 - CRG
 - EFC
 - SPI0~2
 - UART0~7
 - I2C0~2
 - TIMER0~3
 - IOCFG
 - HPM_CTRL
 - CAN_FD0~2
 - IWDG
 - WWDG0~2
- clk_pst2_100m
clk_pst2_100m 主要为 ADC 提供工作时钟，最大支持 100MHz，其时钟源有：
 - clk_hosc（默认值）
 - clk_xtal
 - clk_pll_pst2（PLL 输出时钟，可选择由 PLL0 输出，也可选择由 PLL1 输出，最大 100MHz）
- clk_adc
clk_adc 为 ADC 部分工作时钟，最大支持 100MHz。其时钟源有：
 - clk_pst2_100m（默认值）
 - clk_sys
- clk_1m
clk_1m 为 ADC 和 eFLASH 的计数时钟，最大支持 1MHz，其时钟源有：
 - clk_hosc（默认值）
 - clk_xtal
- clk_vco
clk_vco 为 FMC 模块工作时钟源，经过可配分频器（3~8 分频可配）分频后作为 FMC 模块工作时钟，其时钟源有：

- clk_hosc (默认值)
- clk_xtal
- PLL0 输出的 CK0 时钟 (VCO 时钟)
- clk_ls_ahb
clk_ls_ahb 为 FMC 模块总线时钟, 该时钟由 clk_hs 二分频后产生, 系统复位后默认状态跟随 clk_hs。其时钟源跟随 clk_hs。

CRG 模块功能详细描述请参见《3066H 系列技术参考指南》。

2.6 时钟失效检测 (CFD)

CFD (Clock Failure Detector)模块用于检测 PLL 的参考时钟是否失效。

CFD 使用参考时钟 (clk_losc) 对目标时钟 (clk_pll_ref) 的 2048 分频时钟进行计数。在每个目标时钟周期开始时 (即上一个周期结束时) 清零计数器。每个参考时钟 (clk_losc) 计数值 CFDCNT 递增。在每个目标时钟周期结束时, 保存此时计数值 CFDCNT 到 CFDCNTLOCK 中, 表示本次检测结束。如此循环往复, 直到 CFDCNTLOCK > CFDWDOH, 超过检测窗口上限。此时, CFD 上报时钟失效中断 clk_fail_int, 停止计数, 输出 clock_fail 硬件信号给 CRG 和 APT0~15 的系统事件 2。CRG 自动执行主时钟保护, 也就是将系统主时钟切换到 clk_losc, 主频 32kHz。APT0~8 根据配置的系统事件 2 保护动作, 执行输出保护。

CFD 模块有以下特性:

- 支持检测 PLL 参考时钟是否失效。
- 支持检测到失效后自动保护。
- 支持检测到失效后产生系统事件输出到 APT (Advanced PWM Timer)。

CFD 模块功能详细描述请参见《3066H 系列技术参考指南》。

2.7 时钟监测模块 (CMM)

CMM (Clock Monitor Module) 时钟监测模块使用参考时钟来检测目标时钟的频率和目标时钟是否失效。

本系统提供 2 个 CMM 模块, 每个 CMM 模块有以下特性:

- 支持参考时钟 4 选 1。

- 支持参考时钟最大 32 分频。
- 支持目标时钟 5 选 1 或者 7 选 1。
- 支持目标时钟最大 8192 分频。
- 支持检测目标时钟的频率。

CMM 模块功能详细描述请参见《3066H 系列技术参考指南》。

2.8 I/O 复用控制 (IOCMG)

IOCMG (I/O Control & Multiplex Generator) 实现对 MCU I/O 管脚的状态控制和功能复用管理。除特殊说明外，所有 I/O 管脚默认为 GPIO 输入功能。

IOCMG 能够为 I/O 管脚提供以下可配置特性：

- 上/下拉。
- 施密特输入开/关。
- 输出驱动能力。
- 输出信号边沿快/慢。
- 数字/模拟模式切换。
- 复用功能选择。
- 管脚开漏输出控制。

IOCMG 模块功能详细描述请参见《3066H 系列技术参考指南》。

2.9 通用 I/O (GPIO)

本系统支持 17 组 GPIO 控制器，即 GPIO0 ~ GPIO16。每组 GPIO 控制器提供 8 个可编程的 GPIO。

每个 GPIO 可以独立配置为输入或者输出，输入和输出的电平状态均可以通过寄存器读出。作为输入 GPIO 时，可配置为中断源，中断触发类型可以配置为高电平/低电平/上升沿/下降沿/双沿触发；作为输出 GPIO 时，每个 GPIO 都可以独立地清 0 或置 1。

GPIO 模块功能详细描述请参见《3066H 系列技术参考指南》。

2.10 系统配置控制器 (SYSCTRL)

系统控制器 SYSCTRL (System Controller) 包含一组配置寄存器，其主要用途如下：

- 为系统关键寄存器提供写保护控制。
- 系统复位事件次数统计。
- 触发系统软件复位。
- 触发软件中断。
- 系统状态查询。
- 提供可读可写的通用寄存器。
- APT 同时启动配置。
- APT 管脚事件数字滤波配置。
- PVD 阈值和使能控制。
- XTAL 管脚时钟模式控制。
- 系统地址空间重映射配置。
- CANFD 时钟源选择。
- 仿真器调试模式来源选择。
- GPIO 端口电平监控功能使能。

SYSCTRL 模块功能详细描述请参见《3066H 系列技术参考指南》。

2.11 直接存储器访问控制器 (DMA)

DMA (Direct Memory Access) 是一种高速的数据传输操作，不通过 CPU，直接在存储器和外设、外设和外设、存储器和存储器之间进行数据传输，减轻 CPU 的负担并减少 CPU 中断处理开销。

本系统提供 2 个 DMA 模块，每个 DMA 模块有如下特性：

- 支持 8bit、16bit、32bit 数据位宽传输。
- 支持 1 个位宽为 32bit 的 Master 总线接口用于数据传输。
- 支持 6 个 DMA 通道，每个通道可配置用于一种单向传输。
- 支持 4 级优先级，每个通道可配置不同的优先级。

- 支持 Burst 传输，每个通道可配置 Burst 传输的个数。
- 支持源地址和目的地址自动递增或不递增。
- 支持 DMAC (Direct Memory Access Controller) 流控和外设流控。
- 支持链表。
- 支持每个 DMA 通道分别选择需要中断上报的 CPU。

DMA 控制的功能详细描述请参见《3066H 系列技术参考指南》。

2.12 循环冗余校验计算单元 (CRC)

CRC (Cyclic Redundancy Check) 循环冗余校验计算单元，通常用来校验数据传输或者存储过程的数据完整性，是数据通信领域最常用的一种差错校验码。

CRC 模块有如下特性：

- 支持 4 种多项式 (CRC8-07/CRC16-1021/CRC16-8005/CRC32-04C11DB7) 可配。
- 支持初始值、结果异或值、输入数据反转、输出数据反转等参数可配。

CRC 模块功能详细描述请参见《3066H 系列技术参考指南》。

2.13 捕获模块 (CAPM)

CAPM (Capture Module) 用于捕获 MCU 管脚输入信号的边沿，记录边沿到来时对应的时间戳，可用于通用数字信号捕获场景，也可实现电机专用场景，如：霍尔传感器、PWM 波通信等应用。

CAPM 模块有如下特性：

- 支持 3 路捕获通道 (分别是 CAPM0、CAPM1 和 CAPM2)。
- 支持输入滤波 (支持过滤毛刺宽度 1 ~ 8192 个时钟周期)，输入预分频 (2 ~ 510 偶数分频)。
- 支持输入电平实时检测。
- 支持对边沿个数的统计。
- 支持对统计的边沿个数进行比较。
- 支持 32bit TSR (Time-Stamp Register) 计数器，支持使用分频时钟进行计数。

- 支持每路通道捕获最多 4 个事件，保存最多 4 个事件时间戳，支持捕获溢出检测。
- 支持循环捕获，单轮次捕获。
- 支持时间计数相位同步功能，同步输入（APT 硬件同步、软件同步），同步输出。
- 支持复位工作状态，不复位配置寄存器。
- 支持产生 DMA 请求。
- 支持仿真器调试，暂停捕获通道中的 TSR 计数。

CAPM 功能详细描述请参见《3066H 系列技术参考指南》。

2.14 数字加速单元 (MAU)

MAU 主要用于完成常见的几种数学函数硬件加速计算功能，主要特点如下：

- 支持 FP32 单精度浮点类型。
- 支持 9 种函数类型：
 - $\text{rcp}(x)$ ：倒数
 - $\text{rsq}(x)$ ：平方根倒数
 - $\text{exp2}(x)$ ：幂指数
 - $\log_2(x)$ ：以 2 为底的对数
 - $\text{sqrt}(x)$ ：平方根
 - $\sin(x \cdot \pi/2)$ ：正弦函数
 - $\cos(x \cdot \pi/2)$ ：余弦函数
 - $2/\pi \cdot \arctan(x)$ ：反正切函数
 - $\ln(x)$ ：以 e 为底的自然对数
- 计算耗时最短 5 个时钟周期，最长 7 个时钟周期。
- 支持指令校验、函数计算状态返回。

MAU 模块功能详细描述请参见《3066H 系列技术参考指南》。

2.15 核间通讯模块 (IPCM)

IPCM 主要用于多核间的信息通讯，主要特点如下：

- 提供 6 个 Mailbox，每个 Mailbox 包含 4 个 32bit 数据寄存器。
- 支持源处理器和目标处理器均可配置为 3 核中的任意一个或者多个。
- 支持自动链接模式。
- 支持自动应答模式。
- 支持源处理器向目的处理器发送中断。
- 支持目的处理器回复应答中断。

IPCM 模块功能详细描述请参见《3066H 系列技术参考指南》。

2.16 信号量模块 (SRM)

信号量用来保证共享资源之间的访问互斥，是共享资源的访问标注，比如 CRC、EFC 等。每个 CPU 均可使用这些资源，当多个 CPU 或者 DMA 同时访问同一个共享资源时，就有可能产生资源冲突的问题。

SRM 的主要特点如下：

- 提供查询模式和写模式占用共享资源。
- 一共 32 组信号量，用户可根据实际使用自定义每个信号量含义。
- 支持单个信号量释放时中断上报。

SRM 模块功能详细描述请参见《3066H 系列技术参考指南》。

2.17 存储接口 (外置 SPI NOR Flash 控制器)

FMC 的主要特点如下：

- 提供一个 256Byte 片内缓存，提高读取速度。
- 支持外接双片选（外接器件 SPI NOR Flash）。
- 支持 SPI NOR Flash 类型的器件。
- 支持 Standard SPI、Dual-Output/Dual-Input SPI、Quad-Output/Quad-Input SPI、Dual I/O SPI、Quad I/O SPI 5 种 SPI 接口类型。
- 支持多种规格的 SPI NOR Flash 器件。
 - 支持 SPI NOR SDR 模式的读数据。
 - 支持器件最大容量 256MB。

- 支持 SPI NOR Flash 的 BOOT 功能。
 - 支持 4MB 的空间。
 - 支持 BOOT 模式下进行读数据操作。
 - 对 SPI NOR Flash 支持 3Byte 地址器件和 4Byte 地址器件的 BOOT。
- 支持 SPI NOR Flash 的 DMA 读写功能。
 - 对 SPI NOR Flash 支持 DMA 读写操作，读写长度可配置。
- 支持寄存器操作方式手动配置命令组合，从而完成各种命令。
- 支持 4 种中断：操作完成、编程操作失败、DMA 传输错误、CPU 读写内部 buffer 错误。
- 支持低功耗模式，自动时钟门控。

FMC 模块功能详细描述请参见《3066H 系列技术参考指南》。

2.18 正交编码器解码模块（QDM）

QDM（Quadrature Decoder Module）用于解码增量编码器，针对增量编码器输出的 A/B/Z 三相信号进行解码，记录位置信息、方向信息和时间信息。QDM 内部集成了正交解码单元 QDU（Quadrature Decoder Unite）、位置处理单元 PPU（Position Process Unit）、时间戳单元 TSU（Time Stamp Unit）、周期触发单元 PTU（Period Trigger Unit），实现了多种类型的增量编码器解码，支持 1X/2X/4X 倍频解码，支持位置计数的多种校准模式、初始化模式、锁存模式，可编程的位置区间内计时，可编程的时间区间内计数位置，A/B 相信号看门狗等功能。用于绝对位置记录、相对位置记录、旋转速度计算等应用场景。

本系统提供 4 个 QDM 模块，每个 QDM 模块有以下特性：

- 支持解码 4 种类型的增量编码器：正交型编码器、脉冲方向型编码器、非标准 TYPE1 型编码器和非标准 TYPE2 型编码器。
- 支持 A/B/Z 相信号滤波（支持过滤毛刺宽度 1~8192 个时钟周期），支持 A/B/Z 相信号极性选择，支持 A/B 相信号互换。
- 支持倍频解码：1X、2X、4X 倍频解码。
- 支持 PPU 位置计数，位宽 32bit，支持独立使能，支持 3 种计数模式。
- 支持 PPU 位置计数复位，4 种复位模式。
- 支持 PPU 位置计数初始化，3 种初始化模式。
- 支持 PPU 位置计数锁存，3 种 Z 相锁存模式，2 种锁存模式。

- 支持 PPU 位置计数比较功能，支持位置比较缓存模式，支持比较输出同步信号。
- 支持 TSU 时间戳记录，位宽 32bit，可配置的位置区间内，TSU 产生时间戳（记录时间），用于速度计算。
- 支持 PTU 周期触发，位宽 32bit，可配置的时间区间内，触发 PPU 产生位置记录（记录位置）。
- 支持 PTU 看门狗模式，位宽 32bit，检测 A/B 信号输入。
- 支持 DMA 访问。
- 支持仿真器接入，3 种接入模式。

QDM 功能详细描述请参见《3066H 系列技术参考指南》。

2.19 高级 PWM 定时器 (APT)

APT（高级 PWM 定时器），可以产生 PWM 波控制外部开关器件的导通和关断，广泛应用于数字电机控制、开关电源控制等领域。

本系统提供 16 个 APT 模块，每个 APT 模块有两个 PWM 输出（APT_x_PWMA 和 APT_xPWMB），支持以下特性：

- 用于周期和频率控制的专用 12 位分频计数器 DIVCNT 和 16 位时基计数器 TCCNT。
- 两个 PWM 输出（APT_x_PWMA 和 APT_xPWMB），可配置成以下波形：
 - 两个独立 PWM 输出，单向计数非对称模式。
 - 两个独立 PWM 输出，双向计数对称模式。
 - 两个独立 PWM 输出，双向计数非对称模式。
- 通过软件对 PWM 信号进行异步控制。
- 支持与其他 APT 同步相位操作。
- 支持死区生成，具有独立的上升沿和下降沿延迟控制。
- 支持斩波，可控制高频载波的初始脉冲形状和保持脉冲频率。
- 支持打嗝，可控制 M 个周期内关闭 N 个周期的 PWM 输出。
- 故障条件下支持周期性保护，持续性保护和自由保护。
- 故障条件下可以强制 PWM 输出为高电平、低电平、翻转电平、锁定电平、保持动作或高阻态。
- 故障信号可以触发事件中断。

- 计数器计数到指定时刻可以触发定时中断，可以按比例缩减定时中断以减少 CPU 开销。
- 计数器计数到指定时刻可以触发 ADC 启动转换（Start Of Conversion, SOC）、产生 DMA 传输请求。

多个 APT 模块可以通过同步信号链接在一起，作为单个系统运行，也可以独立运行。

APT 模块功能详细描述请参见《3066H 系列技术参考指南》。

如果在应用需要的 PWM 频率下，PWM 波形分辨率不足，可以考虑使用 HRPWM。HRPWM 可以显著提高 PWM 分辨率。

高精度 PWM 子模块关键功能如下：

- 基于 NanoEP 技术拓展 PWM 时间分辨率。HRPWM 分辨率请参见《3066H 系列数据手册》。
- 基于如下的低精度 PWM 配置寄存器的保留位域拓展实现高精度控制，寄存器的数据格式从定点 Q16 拓展为定点 Q16.8。
 - 高精度相位控制。
 - 高精度周期控制。
 - 高精度占空比控制。
 - 高精度死区控制。
- 高精度 PWM 支持增计数模式和先增后减计数模式。

2.20 通用 PWM 定时器（GPT）

GPT（General PWM Timer）通用 PWM 定时器可以产生 PWM 波。

本系统提供 2 个 GPT 模块，每个 GPT 模块可以输出一路 PWM 波，对于每个 GPT 支持以下特性：

- 支持 12 位分频计数器 DIVCNT、16 位时基计数器 TCCNT。
- 占空比 0% ~ 100% 可配。
- 支持输出无限个数或有限个数 PWM 波。
- 支持在 TCCNT 计数到计数周期值时产生周期中断、DMA 请求、触发 ADC 采样。

- 支持在有限个数 PWM 输出结束时产生通道输出完成中断、DMA 请求、触发 ADC 采样。

GPT 模块功能详细描述请参见《3066H 系列技术参考指南》。

2.21 基本定时器 (TIMER)

TIMER 模块主要实现定时和计数功能，可以供程序用作定时和计数。

本系统提供 6 个 TIMER 模块，每个 TIMER 模块具有以下特点：

- 支持将 clk_timer 在 TIMER 内部进行 3 档预分频：1、16、256 倍分频。
- 支持 32bit/16bit 减计数。
- 支持 3 种计数模式：自由运行模式、周期模式和单次计数模式。
- 支持随时读取当前的计数值。
- 支持产生 DMA 请求、产生触发 ADC 启动采样的信号。
- 支持当计数值减到 0 时会产生 TIMER 定时中断。
- 支持当 DMA 请求溢出时产生 DMA 请求溢出中断。
- 支持当计数值下溢时产生 TIMER_SOC 信号输入至 APT 模块。

TIMER 模块功能详细描述请参见《3066H 系列技术参考指南》。

2.22 看门狗 (WDG)

本系统提供 2 类看门狗模块，分别为 WWDG (Windowed Watch Dog) 和 IWDG (Independent Watch Dog)，其中 WWDG 每个核绑定一个。

WWDG 基于总线时钟进行计数，计数支持分频。内部 16bit 减法计数器自由计数，支持超时时间间隔可配置，支持寄存器锁定，支持超时中断和复位信号产生，并在调试模式下自动停止计数。支持窗口模式和非窗口模式，支持计数当前值可查询。

IWDG 基于内部 LOSC 时钟进行计数，计数支持分频，内部 8bit 减法计数器自由计数，不支持中断信号产生，除此之外的行为与 WDG (Watch Dog) 一致。

看门狗用于在系统异常情况下，一定时间内发出中断或复位信号，防止 MCU 挂死。

WDG 模块功能详细描述请参见《3066H 系列技术参考指南》。

2.23 集成电路接口 (I2C)

I2C 控制器支持 Master (主机) 和 Slave (从机) 接口, 完成 I2C 总线上连接的从机的读写访问, 或者响应 I2C 总线上连接的主机的读写访问。I2C 控制器的主机和从机兼容 NXP I2C-bus specification and user manual version 6.0 协议、兼容 System Management Bus (SMBus) Specification Version 3.2 协议、兼容 PMBus Power System Mgt Protocol Specification Revision 1.3.1 协议。

本系统支持 3 个 I2C 模块, 每个 I2C 模块具有以下特性:

- 支持 Master (主机) 作为 Master-Transmitter 或者 Master-Receiver 工作。
- 支持 Slave (从机) 作为 Slave-Transmitter 或者 Slave-Receiver 工作。
- 支持 I2C 标准时序和各种非标准时序。
- 支持 16 x 12bit 的 TX FIFO 和 16 x 8bit 的 RX FIFO。
- 支持标准地址 (7bit) 和扩展地址 (10bit)。
- 支持标准模式 (最高 100kHz) 和快速模式 (最高 400kHz)。
- 支持 DMA 操作。
- 支持多主机总线仲裁。
- 支持 SCL (Serial Clock Line) 时钟线和 SDA (Serial Data Line) 数据线 Spike Suppression (数字滤波) 功能。
- 支持 Clock synchronization (时钟同步), SCL Stretching (SCL 延长)。
- 支持 General Call, Software Reset 和 Start Byte 功能。
- 支持灵活配置的 ACK (Acknowledge) /NACK (Not Acknowledge)。
- 支持 2 个 Slave 地址和地址掩码。
- 支持 I2C 总线 SCL 时钟低电平超时检测。
- 支持 Slave 自动接收。
- 支持低功耗下 Slave 工作和地址唤醒。
- 兼容 SMBus Version 3.2 协议。
- 不支持 CBUS 器件。

I2C 模块功能详细描述请参见《3066H 系列技术参考指南》。

2.24 通用异步收发传输器 (UART)

UART 是一个异步串行的通信接口，主要功能是与外围设备的 UART 进行对接，从而实现设备间的通信。

本系统提供 8 个 UART 控制器，均为 4 线 UART，均具有以下特性：

- 支持 8 x 8bit 的发送 FIFO (First In First Out) 和 8 x 12bit 的接收 FIFO。
- 支持单线半双工通信模式，支持硬件流控。
- 支持数据位和停止位的位宽可编程。数据位可通过编程设定为 5/6/7/8bit；停止位可通过编程设定为 1bit 或 2bit。
- 支持奇校验、偶校验、0/1 校验或无校验。
- 支持传输速率（波特率）可编程。
- 支持字符匹配中断、自动波特率检测错误中断、自动波特率检测完成中断、接收 FIFO 满中断、接收 FIFO 非空中断、接收 FIFO 空中断、发送 FIFO 非空中断、发送 FIFO 空中断、溢出错误中断、break 错误中断、校验中断、帧错误中断、接收 FIFO 水线中断、发送 FIFO 水线中断、接收超时中断、CTS 调制状态中断。
- 支持原始中断状态查询和屏蔽后中断状态查询。
- 支持发送完成状态查询和清除。
- 支持通过编程禁止 UART 模块或者单独禁能 UART 发送/接收功能。
- 支持关断 UART 时钟（通过 CRG 模块配置）。
- 支持 DMA 操作（与 DMA 模块配合使用）。
- 支持发送数据和接收数据位序可配置 MSB (Most Significant Bit) /LSB (Least Significant Bit) first。
- 支持 8~16 倍过采样可配置。
- 支持接收超时时长可配置，配置范围为 1 ~ 65536 个 bit 时长。
- 支持波特率自动检测。
- 支持字符检测，字符可配置。
- 支持单线半双工工作模式。

UART 模块功能详细描述请参见《3066H 系列技术参考指南》。

2.25 同步串行外设接口 (SPI)

SPI 控制器实现数据的串并、并串转换，可以作为 Master（主机）与外部设备进行同步串行通信，也可作为 Slave（从机）与外设对接。支持 Motorola SPI 接口、TI 串行同步接口和 MicroWire 接口三种外设接口协议。

本系统提供 3 个 SPI 模块，每个 SPI 模块有以下特性：

- 支持接口时钟频率可编程。
- 支持主模式和从模式。
- 支持双片选。
- 支持 16 x 16bit 的 TX（发送）FIFO 和 16 x 16bit 的 RX（接收）FIFO。
- 支持 4bit ~ 16bit 可编程串行数据帧长度。
- 支持单帧和连续帧格式。
- 支持 Motorola SPI 全双工工作模式，时钟极性、相位可配置。
- 支持 MicroWire 半双工工作模式。
- 支持 TI 同步串行接口全双工工作模式。
- 支持 DMA 操作。

SPI 功能详细描述请参见《3066H 系列技术参考指南》。

2.26 MCAN 控制器

MCAN 是国际上应用较为广泛的现场总线，具有高性能、高可靠性、高实时性的特点。

本系统提供 3 个 MCAN 模块，每个 MCAN 控制器模块有以下特点：

- MCAN 控制器的工作时钟可选 clk_xtal 或者 clk_hosc 或者 PLL2 的 clk_postdiv2。
- 适用 ISO11898-1:2015 标准。
- 支持 CAN-FD，最多支持收发 64 个数据字节。
- 支持 CAN 错误日志。
- 支持 AUTOSAR 和 SAEJ1939。
- 支持接收过滤功能。

- 两个可配置的接收 FIFO。
- 接收到高优先级消息时单独发出信号指示。
- 最多 64 个专用接收缓冲区。
- 最多 32 个专用发送缓冲区。
- 可配置的发送 FIFO 或队列。
- 可配置的发送事件 FIFO。
- CPU 可直接访问消息 RAM。
- 支持可编程回环测试模式。
- 支持可屏蔽模块中断。

MCAN 模块功能详细描述请参见《3066H 系列技术参考指南》。

2.27 模数转换器 (ADC)

ADC 模块实现模拟信号到数字信号的转换，ADC 支持 12bit 采样精度，支持单次采样模式和连续采样模式，支持硬件过采样。

本系统提供 4 个 ADC 模块，每个 ADC 模块有以下特性：

- 12bit 采样精度。
- 最大 20 个模拟输入。
- 采样率最高 3MSPS。
- 可编程控制采样时间。
- 支持误差校准功能。
- 支持单次转换模式。
- 支持连续转换模式。
- 具有 16 个独立配置的 SOC。
- 具有两种可配置优先级组。
- 44 个硬件触发源 (APT/GPT/TIMER/GPIO) 和 1 个软件触发源可选择。
- 16 个独立寻址的转换结果寄存器和结束转换标志 EOC (End-of-Conversion)。
- 支持硬件过采样，12bit ~ 16bit 过采样精度，8 ~ 256 倍硬件过采样。
- 4 个可灵活配置的数据中断、1 个事件中断和 1 个异常中断。
- 支持 DMA 请求。

- 4 个采样后处理模块，支持数据偏移、误差计算、阈值检测、过零点检测、采样延迟记录、触发 ADC_EVENT_TRIP 功能。
- 参考电压支持可配置为内置 VREF 或者 VDDA。

ADC 模块功能详细描述请参见《3066H 系列技术参考指南》。

2.28 可编程增益放大器 (PGA)

PGA (Programmable Gain Amplifier) 是 ADC 的高性能模拟前端。PGA 集成多个内部增益选项，用于调整宽范围的输入电压信号。

本系统提供 4 个 PGA 模块，每个 PGA 模块具有以下特性：

- 支持内部电阻模式，增益可编程为 2/3/5/6/7.5/10/12/15。
- 支持外部电阻模式，增益灵活可调。
- 输入失调 $< \pm 2\text{mV}$ 。
- 增益误差 $< \pm 1\%$ 。
- 增益带宽积 $> 10\text{MHz}$ 。
- 压摆率 $> 10\text{V}/\mu\text{s}$ 。

PGA 模块功能详细描述请参见《3066H 系列技术参考指南》。

2.29 数模转换器 (DAC)

DAC 将软件配置的 12bit 数字信号，转换成对应的模拟电压量，实现了数字到模拟的转换，转换成模拟信号后便可以进行模拟运算。

本系统提供 9 个 DAC 模块，每个 DAC 模块具有以下特性：

- 12bit 分辨率。
- 参考电压支持可配置为内置 VREF 或者 VDDA。
- 并行数据输入。
- 1MHz 转换速率。

DAC 模块功能详细描述请参见《3066H 系列技术参考指南》。

2.30 模拟比较器 (ACMP)

ACMP 为模拟电压比较器，选择两个输入源进行电压比较，ACMP 的比较信号有三个来源，即管脚输入、DAC 输出或 PGA 输出。

本系统提供 8 个 ACMP 模块，每个 ACMP 模块具有以下特性：

- 支持 6 组比较源可配置选择。
- 支持最小有效差分输入电压为 20mV。
- 共模输入电压范围支持 0V ~ VD_{DA}。
- 支持最大 65536 个系统时钟周期的可配滤波档位。
- 支持可配置比较结果屏蔽。

ACMP 模块功能详细描述请参见《3066H 系列技术参考指南》。

3 引脚排列、引脚描述 pinout

3.1 引脚图

各种封装的 MCU 引脚排列如[图 3-1](#)、[图 3-2](#)、[图 3-3](#) 所示。

图3-1 LQFP80 引脚排列




图3-2 LQFP100 引脚排列





图3-3 LQFP144 引脚排列



3.2 引脚复用表

引脚描述和复用关系列表请参考表 3-1 和表 3-2。

表3-1 引脚信息表

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Default State	Support 5V Tolerance Input	IO Config Register	Function Description			
								Function Number	Signal Name	Direction	Description
1	1	1	PB2	COR	-	No	IOCM	0	GPIO	B	通用输入

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
				E			G_PB 2		1_2		输出。
								1	UART 1_TX D	B	UART1 发 送数据。
								2	I2C0_ SDA	B	I2C0 总线 数据/地 址。
								3	UART 1_RT SN	O	UART1 发 送请求信 号 (Request To Send) 。
								5	AD_E XT_A CMP1	I	AD 外部 输入的 ACMP1 结果。
								6	POE0	I	APT PWM 输 出使能。
								7	CAPM 0_SR C	I	CAPM0 采样输入 信号。
								11	ADC0 _ANA _A3	I	ADC0_A3 通道模拟 输入信 号。
								12	ACMP 0_AN A_N0	I	ACMP0_ N0 通道模 拟输入信

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Default State	Support 5V Tolerance Input	IO Config Register	Function Description			
								Function Number	Signal Name	Direction	Description
											号。
								13	ACMP1_ANA_N2	I	ACMP1_N2 通道模拟输入信号。
								14	ADC1_ANA_A13	I	ADC1_A13 通道模拟输入信号。
2	2	2	PB3	COR E	-	No	IOCM G_PB 3	0	GPIO1_3	B	通用输入输出。
								1	UART1_RXD	I	UART1 数据接收。
								2	I2C0_SCL	B	I2C0 总线时钟。
								3	ACMP2_OUT	O	ACMP 比较结果输出信号。
								4	ADC_EXT_TRIG1	I	ADC 采样外部触发信号 1。
								5	AD_EXT_ACOMP2	I	AD 外部输入的 ACMP2 结果。
								6	POE1	I	APT PWM 输出使能。

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
								7	CAPM1_SR_C	I	CAPM1 采样输入信号。
								11	ADC0_ANA_A4	I	ADC0_A4 通道模拟输入信号。
								12	ACMP1_ANA_P0	I	ACMP1_P0 通道模拟输入信号。
								13	PGA0_ANA_P0	I	PGA0_P0 通道模拟输入信号。
								14	ACMP0_ANA_P2	I	ACMP0_P2 通道模拟输入信号。
								15	ADC1_ANA_A14	I	ADC1_A14 通道模拟输入信号。
3	3	3	PD2	COR E	-	No	IOCM G_PD 2	0	GPIO3_2	B	通用输入输出。
								2	SMB0_ALT_N	B	SMBUS0 总线报警。
								3	ACMP3_OU	O	ACMP 比

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
									T		较结果输出信号。
								4	UART1_CT SN	I	UART1 发送清除信号 (Clear To Send) 。
								5	AD_EXT_A CMP3	I	AD 外部输入的 ACMP3 结果。
								6	POE2	I	APT PWM 输出使能。
								7	CAPM2_SR C	I	CAPM2 采样输入信号。
								11	ADC0_ANA _A5	I	ADC0_A5 通道模拟输入信号。
								12	ACMP1_AN A_N0	I	ACMP1_N0 通道模拟输入信号。
								13	PGA0_ANA _N0	I	PGA0_N0 通道模拟输入信号。

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
4	4	4	PD3	COR E	-	No	IOCM G_PD 3	14	ACMP 0_AN A_N2	I	ACMP0_ N2 通道模 拟输入信 号。
								15	ADC1 _ANA _A15	I	ADC1_A1 5 通道模 拟输入信 号。
								0	GPIO 3_3	B	通用输入 输出。
								2	ACMP 0_OU T	O	ACMP 比 较结果输 出信号。
								3	ACMP 1_OU T	O	ACMP 比 较结果输 出信号。
								4	UART 1_RT SN	O	UART1 发 送请求信 号 (Request To Send) 。
								5	SMB0 _SPN DN	B	SMBUS0 总线暂 停。
								6	POE3	I	APT PWM 输 出使能。

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
								13	PGA0 _ANA _EXT	O	PGA0 的 模拟输出 信号。
N/A	5	5	PI5	COR E	-	No	IOCM G_PI 5	0	GPIO 8_5	B	通用输入 输出。
								2	ACMP 0_OU T	O	ACMP0 比较结果 输出信 号。
								7	CAPM 0_SR C	I	CAPM0 采样输入 信号。
								11	ADC0 _ANA _A9	I	ADC0_A9 通道模拟 输入信 号。
								12	ACMP 0_AN A_P3	I	ACMP0_ P3 通道模 拟输入信 号。
								13	ACMP 1_AN A_P1	I	ACMP1_ P1 通道模 拟输入信 号。
								14	PGA0 _ANA _P1	I	PGA0_P1 通道模拟 输入信 号。
N/A	6	6	PI6	COR	-	No	IOCM	0	GPIO	B	通用输入

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Default State	Support 5V Tolerance Input	IO Config Register	Function Description			
								Function Number	Signal Name	Direction	Description
				E			G_PI 6		8_6		输出。
								2	ACMP 1_OUT	O	ACMP 比较结果输出信号。
								7	CAPM 1_SRC	I	CAPM1 采样输入信号。
								11	ADC0 _ANA_A10	I	ADC0_A10 通道模拟输入信号。
								12	ACMP 0_ANA_N3	I	ACMP0_N3 通道模拟输入信号。
								13	ACMP 1_ANA_N1	I	ACMP1_N1 通道模拟输入信号。
								14	PGA0 _ANA_N1	I	PGA0_N1 通道模拟输入信号。
N/A	7	7	PQ5	CORE	-	No	IOCM G_PQ5	0	GPIO 15_5	B	通用输入输出。
								1	ACMP 0_OUT	O	ACMP 比较结果输出信号。

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
								6	POE3	I	APT PWM 输 出使能。
								7	CAPM 2_SR C	I	CAPM2 采样输入 信号。
								11	ADC1 _ANA _A8	I	ADC1_A8 通道模拟 输入信 号。
								12	ACMP 0_AN A_P1	I	ACMP0_ P1 通道模 拟输入信 号。
								13	ACMP 1_AN A_P3	I	ACMP1_ P3 通道模 拟输入信 号。
N/A	8	8	PQ6	COR E	-	No	IOCM G_PQ 6	0	GPIO 15_6	B	通用输入 输出。
								1	ACMP 1_OU T	O	ACMP 比 较结果输 出信号。
								6	POE4	I	APT PWM 输 出使能。
								11	ADC1 _ANA _A9	I	ADC1_A9 通道模拟 输入信

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
											号。
								12	ACMP0_ AN A_N1	I	ACMP0_ N1 通道模 拟输入信 号。
								13	ACMP1_ AN A_N3	I	ACMP1_ N3 通道模 拟输入信 号。
N/A	N/A	9	PK5	COR E	-	No	IOCM G_PK 5	0	GPIO 10_5	B	通用输入 输出。
								1	UART 4_TX D	B	UART4 发 送数据。
								6	POE4	I	APT PWM 输 出使能。
								7	CAPM 1_SR C	I	CAPM1 采样输入 信号。
								11	ADC0 _ANA _A11	I	ADC0_A1 1 通道模 拟输入信 号。
N/A	N/A	10	PK6	COR E	-	No	IOCM G_PK 6	0	GPIO 10_6	B	通用输入 输出。
								1	UART 4_RX D	I	UART4 接 收数据。
								6	POE5	I	APT

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
											PWM 输出使能。
								7	CAPM2_SR C	I	CAPM2 采样输入信号。
								11	ADC0_ANA _A12	I	ADC0_A12 通道模拟输入信号。
N/A	N/A	11	PN5	COR E	-	No	IOCM G_PN 5	0	GPIO 13_5	B	通用输入输出。
								1	I2C0_ SDA	B	I2C0 总线数据/地址。
								6	POE6	I	APT PWM 输出使能。
								7	GPT0_ PW M	O	GPT PWM 输出信号。
								11	ADC0_ANA _A13	I	ADC0_A13 通道模拟输入信号。
								12	ADC2_ANA _A13	I	ADC2_A13 通道模拟输入信号。

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
N/A	N/A	12	PN6	CORE	-	No	IOCM G_PN 6	0	GPIO 13_6	B	通用输入 输出。
								1	I2C0_ SCL	B	I2C0 总线 时钟。
								6	POE7	I	APT PWM 输 出使能。
								7	GPT1_ PW M	O	GPT PWM 输 出信号。
								11	ADC1 _ANA _A12	I	ADC1_A1 2 通道模 拟输入信 号。
5	9	13	PC0	CORE	-	No	IOCM G_PC 0	0	GPIO 2_0	B	通用输入 输出。
								1	UART 2_TX D	B	UART2 发 送数据。
								2	ACMP 0_OU T	O	ACMP 比 较结果输 出信号。
								3	SMB1 _ALT N	B	SMBUS1 总线报 警。
								6	POE4	I	APT PWM 输 出使能。

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
								7	GPT0 _PW M	O	GPT PWM 输 出信号。
								11	ADC1 _ANA _A2	I	ADC1_A2 通道模拟 输入信 号。
								12	ACMP 2_AN A_P0	I	ACMP2_ P0 通道模 拟输入信 号。
								13	ACMP 3_AN A_P2	I	ACMP3_ P2 通道模 拟输入信 号。
								14	ADC0 _ANA _A14	I	ADC0_A1 4 通道模 拟输入信 号。
6	10	14	PC1	COR E	-	No	IOCM G_PC 1	0	GPIO 2_1	B	通用输入 输出。
								1	UART 2_RX D	I	UART2 接 收数据。
								2	ACMP 1_OU T	O	ACMP1 比较结果 输出信 号。
								3	SMB1 _SPN	B	SMBUS1 总线暂

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
									DN		停。
								4	ADC_ EXT_ TRIG 0	I	ADC 采样 外部触发 信号 0。
								5	AD_ EXT_ A CMP4	I	AD 外部 输入的 ACMP4 结果。
								6	POE5	I	APT PWM 输 出使能。
								7	GPT1_ PW M	O	GPT PWM 输 出信号。
								11	ADC1_ ANA_ A3	I	ADC1_A3 通道模拟 输入信 号。
								12	ACMP 2_AN A_N0	I	ACMP2_ N0 通道模 拟输入信 号。
								13	ACMP 3_AN A_N2	I	ACMP3_ N2 通道模 拟输入信 号。
								14	ADC0_ ANA_ A15	I	ADC0_A1 5 通道模 拟输入信

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
											号。
7	11	15	VREF	-	-	-	-	-	-	-	-
8	12	16	VSSA	-	-	-	-	-	-	-	-
9	13	17	VDDA	-	-	-	-	-	-	-	-
10	14	18	PC2	CORE	-	No	IOCM G_PC 2	0	GPIO 2_2	B	通用输入 输出。
								1	UART 3_TX D	B	UART3 发 送数据。
								2	I2C1_ SDA	B	I2C1 总线 数据/地 址。
								3	QDM2 _IND EX	B	QDM2 采 样输入信 号。
								4	UART 2_CT SN	I	UART2 发 送清除信 号 (Clear To Send) 。
								5	AD_E XT_A CMP5	I	AD 外部 输入的 ACMP5 结果。
								6	POE6	I	APT PWM 输 出使能。
								7	CAPM 0_SR	I	CAPM0 采样输入

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
									C		信号。
								11	ADC1 _ANA _A4	I	ADC1_A4 通道模拟 输入信 号。
								12	ACMP 3_AN A_P0	I	ACMP3_ P0 通道模 拟输入信 号。
								13	ACMP 2_AN A_P2	I	ACMP2_ P2 通道模 拟输入信 号。
								14	PGA1 _ANA _P0	I	PGA1_P0 通道模拟 输入信 号。
								15	ADC0 _ANA _A16	I	ADC0_A1 6 通道模 拟输入信 号。
11	15	19	PE6	COR E	-	No	IOCM G_PE 6	0	GPIO 4_6	B	通用输入 输出。
								1	UART 3_RX D	I	UART3 数 据接收。
								2	I2C1_ SCL	B	I2C1 总线 时钟。
								3	QDM2 _A	I	QDM2 采

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
											样输入信号。
								4	UART 2_RT SN	O	UART2 发送请求信号 (Request To Send) 。
								5	AD_E XT_A CMP6	I	AD 外部输入的 ACMP6 结果。
								6	POE7	I	APT PWM 输出使能。
								7	CAPM 1_SR C	I	CAPM1 采样输入信号。
								11	ADC1 _ANA _A5	I	ADC1_A5 通道模拟输入信号。
								12	ACMP 3_AN A_N0	I	ACMP3_ N0 通道模拟输入信号。
								13	ACMP 2_AN A_N2	I	ACMP2_ N2 通道模拟输入信号。

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
								14	PGA1 _ANA _N0	I	PGA1_N0 通道模拟 输入信 号。
12	16	20	PE7	COR E	-	No	IOCM G_PE 7	0	GPIO 4_7	B	通用输入 输出。
								1	ACMP 2_OU T	O	ACMP2 比较结果 输出信 号。
								2	ACMP 3_OU T	O	ACMP3 比较结果 输出信 号。
								3	QDM2 _B	I	QDM2 采 样输入信 号。
								5	AD_E XT_A CMP7	I	AD 外部 输入的 ACMP7 结果。
								6	POE1	I	APT PWM 输 出使能。
								7	CAPM 2_SR C	I	CAPM2 采样输入 信号。
								14	PGA1 _ANA	O	PGA1 模 拟信号输

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
									_EXT		出。
13	17	21	PG7	COR E	-	No	IOCM G_PG 7	0	GPIO 6_7	B	通用输入 输出。
								1	UART 3_CT SN	I	UART3 发 送清除信 号 (Clear To Send) 。
								2	ACMP 2_OU T	O	ACMP 比 较结果输 出信号。
								11	ADC0 _ANA _A8	I	ADC0_A8 通道模拟 输入信 号。
								12	ACMP 2_AN A_P3	I	ACMP2_ P3 通道模 拟输入信 号。
								13	ACMP 3_AN A_P1	I	ACMP3_ P1 通道模 拟输入信 号。
								14	PGA1 _ANA _P1	I	PGA1_P1 通道模拟 输入信 号。
								15	ADC3 _ANA	I	ADC3_A1 2 通道模

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
									_A12		拟输入信号。
14	18	22	PH0	COR E	-	No	IOCM G_PH 0	0	GPIO 7_0	B	通用输入输出。
								1	UART 3_RT SN	O	UART3 发送请求信号 (Request To Send) 。
								2	ACMP 3_OU T	O	ACMP3 比较结果输出信号。
								5	GPT0 _PW M	O	GPT0 PWM 输出信号。
								6	POE0	I	APT PWM 输出使能0。
								11	ADC1 _ANA _A6	I	ADC1_A6 通道模拟输入信号。
								12	ACMP 2_AN A_N3	I	ACMP2_N3 通道模拟输入信号。

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
								13	ACMP3_ANA_N1	I	ACMP3_N1 通道模拟输入信号。
								14	PGA1_ANA_N1	I	PGA1_N1 通道模拟输入信号。
15	19	23	PH1	CORE	-	No	IOCMG_PH1	0	GPIO7_1	B	通用输入输出。
								1	ACMP2_OUT	O	ACMP 比较结果输出信号。
								2	ACMP3_OUT	O	ACMP 比较结果输出信号。
								5	GPT1_PWM	O	GPT1 PWM 输出信号。
								6	POE1	I	APT PWM 输出使能 1。
								7	CAPM0_SRC	I	CAPM0 采样输入信号。
								11	ADC1_ANA_A7	I	ADC1_A7 通道模拟输入信

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
											号。
								12	ADC2 _ANA _A14	I	ADC2_A14 通道模拟输入信号。
N/A	N/A	24	PL6	CORE	-	No	IOCM G_PL 6	0	GPIO 11_6	B	通用输入输出。
								1	ACMP 2_OU T	O	ACMP 比较结果输出信号。
								7	CAPM 1_SR C	I	CAPM1 采样输入信号。
								11	ADC1 _ANA _A10	I	ADC1_A10 通道模拟输入信号。
								12	ACMP 2_AN A_P1	I	ACMP2_P1 通道模拟输入信号。
								13	ACMP 3_AN A_P3	I	ACMP3_P3 通道模拟输入信号。
N/A	N/A	25	PL7	CORE	-	No	IOCM G_PL 7	0	GPIO 11_7	B	通用输入输出。
								1	ACMP 3_OU	O	ACMP 比

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
									T		较结果输出信号。
								7	CAPM2_SR C	I	CAPM2 采样输入信号。
								11	ADC1_ANA_A11	I	ADC1_A11 通道模拟输入信号。
								12	ACMP2_ANA_N1	I	ACMP2_N1 通道模拟输入信号。
								13	ACMP3_ANA_N3	I	ACMP3_N3 通道模拟输入信号。
N/A	N/A	26	PP4	COR E	-	No	IOCM G_PP 4	0	GPIO14_4	B	通用输入输出。
								6	POE2	I	APT PWM 输出使能。
								7	GPT0_PWM	O	GPT PWM 输出信号。
								11	ADC2_ANA_A12	I	ADC2_A12 通道模拟输入信号。

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
								12	ADC1 _ANA _A16	I	ADC1_A16 通道模拟输入信号。
N/A	N/A	27	PP5	CORE	-	No	IOCM G_PP 5	0	GPIO 14_5	B	通用输入输出。
								6	POE3	I	APT PWM 输出使能3。
								7	GPT1 _PW M	O	GPT1 PWM 输出信号。
								11	ADC3 _ANA _A11	I	ADC3_A11 通道模拟输入信号。
N/A	N/A	28	PM0	CORE	-	No	IOCM G_P M0	0	GPIO 12_0	B	通用输入输出。
								1	I2C1_ SDA	B	I2C1 总线数据/地址。
								6	POE4	I	APT PWM 输出使能。
								11	ADC2 _ANA _A11	I	ADC2_A11 通道模拟输入信

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
											号。
N/A	N/A	29	PM1	COR E	-	No	IOCM G_P M1	0	GPIO 12_1	B	通用输入 输出。
								1	I2C1_ SCL	B	I2C1 总线 时钟。
								6	POE5	I	APT PWM 输 出使能 5。
								11	ADC3 _ANA _A10	I	ADC3_A1 0 通道模 拟输入信 号。
N/A	20	30	PI7	COR E	-	No	IOCM G_PI 7	0	GPIO 8_7	B	通用输入 输出。
								2	UART 6_TX D	B	UART6 发 送数据。
								6	POE6	I	APT PWM 输 出使能 6。
								11	ADC2 _ANA _A9	I	ADC2_A9 通道模拟 输入信 号。
								12	ACMP 4_AN A_P1	I	ACMP4_ P1 通道模 拟输入信

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
											号。
								13	ACMP5_ANA_P3	I	ACMP5_P3 通道模拟输入信号。
								14	ADC3_ANA_A13	I	ADC3_A13 通道模拟输入信号。
N/A	21	31	PJ0	COR E	-	No	IOCM G_PJ 0	0	GPIO9_0	B	通用输入输出。
								2	UART6_RXD	I	UART6 接收数据。
								6	POE7	I	APT PWM 输出使能7。
								11	ADC2_ANA_A10	I	ADC2_A10 通道模拟输入信号。
								12	ACMP4_ANA_N1	I	ACMP4_N1 通道模拟输入信号。
								13	ACMP5_ANA_N3	I	ACMP5_N3 通道模拟输入信号。

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
16	22	32	PR5	CORE	-	No	IOCM G_PR 5	0	GPIO 16_5	B	通用输入 输出。
								1	ACMP 4_OU T	O	ACMP4 比较结果 输出信 号。
								5	GPT1 _PW M	O	GPT PWM 输 出信号。
								6	POE3	I	APT PWM 输 出使能。
								7	CAPM 2_SR C	I	CAPM2 采样输入 信号。
								11	ADC3 _ANA _A15	I	ADC3_A1 5 通道模 拟输入信 号。
17	23	33	PG0	CORE	-	No	IOCM G_PG 0	0	GPIO 6_0	B	通用输入 输出。
								1	UART 3_TX D	B	UART3 发 送数据。
								2	I2C2_ SDA	B	I2C2 总线 数据/地 址。
								3	QDM3 _IND EX	B	QDM3 采 样输入信

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Default State	Support 5V Tolerance Input	IO Config Register	Function Description			
								Function Number	Signal Name	Direction	Description
											号。
								4	ADC3_STATUS	O	ADC3 状态测试信号。
								6	POE0	I	APT PWM 输出使能0。
								7	CAPM0_SRC	I	CAPM0 采样输入信号。
								11	ADC2_ANA_A2	I	ADC2_A2 通道模拟输入信号。
								12	ACMP4_ANA_P0	I	ACMP4_P0 通道模拟输入信号。
								13	ACMP5_ANA_P2	I	ACMP5_P2 通道模拟输入信号。
18	24	34	PG1	CORE	-	No	IOCMG_PG1	0	GPIO6_1	B	通用输入输出。
								1	UART3_RXD	I	UART3 数据接收。
								2	I2C2_SCL	B	I2C2 总线

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Default State	Support 5V Tolerance Input	IO Config Register	Function Description			
								Function Number	Signal Name	Direction	Description
											时钟。
								3	QDM3_A	I	QDM3 采样输入信号。
								4	ADC_EXT_TRIG3	I	ADC 采样外部触发信号 3。
								5	AD_EXT_A_CMP1	I	AD 外部输入的 ACMP1 结果。
								6	POE1	I	APT PWM 输出使能 1。
								7	CAPM1_SR_C	I	CAPM1 采样输入信号。
								8	ADC0_STATUS	O	ADC0 状态测试信号。
								11	ADC2_ANA_A3	I	ADC2_A3 通道模拟输入信号。
								12	ACMP4_ANA_N0	I	ACMP4_N0 通道模拟输入信

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
											号。
								13	ACMP5_ANA_N2	I	ACMP5_N2 通道模拟输入信号。
								15	DAC_BUFF_ANA_OUT	O	DAC_BUFF 模拟输出信号。
19	25	35	VDD	-	-	-	-	-	-	-	-
20	26	36	PG2	CORE	-	No	IOCMG_PG2	0	GPIO6_2	B	通用输入输出。
								1	ACMP6_OUT	O	ACMP 比较结果输出信号。
								3	QDM3_B	I	QDM3 采样输入信号。
								4	UART3_CTSN	I	UART3 发送清除信号 (Clear To Send) 。
								5	AD_EXT_ACOMP2	I	AD 外部输入的 ACMP2 结果。
								6	POE2	I	APT

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
											PWM 输出使能。
								7	CAPM2_SR C	I	CAPM2 采样输入信号。
								8	ADC1_STA TUS	O	ADC1 状态测试信号。
								11	ADC2_ANA _A4	I	ADC2_A4 通道模拟输入信号。
								12	ACMP5_AN A_P0	I	ACMP5_P0 通道模拟输入信号。
								13	PGA2_ANA _P0	I	PGA2_P0 通道模拟输入信号。
								14	ACMP4_AN A_P2	I	ACMP4_P2 通道模拟输入信号。
								15	DAC0_ANA _OUT	O	DAC0 模拟输出信号。
21	27	37	PF4	COR E	-	No	IOCM G_PF	0	GPIO 5_4	B	通用输入

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Default State	Support 5V Tolerance Input	IO Config Register	Function Description			
								Function Number	Signal Name	Direction	Description
							4				输出。
								1	ACMP7_OUT	O	ACMP7 比较结果输出信号。
								3	SMB2_ALT_N	B	SMBUS2 总线报警。
								4	UART3_RTSN	O	UART3 发送请求信号 (Request To Send) 。
								5	AD_EXT_ACMPC3	I	AD 外部输入的 ACMP3 结果。
								7	GPT0_PWM	O	GPT0 PWM 输出信号。
								11	ADC2_ANA_A5	I	ADC2_A5 通道模拟输入信号。
								12	ACMP5_ANA_N0	I	ACMP5_N0 通道模拟输入信号。

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
								13	PGA2 _ANA _N0	I	PGA2_N0 通道模拟 输入信 号。
								14	ACMP 4_AN A_N2	I	ACMP4_ N2 通道模 拟输入信 号。
								15	DAC1 _ANA _OUT	O	DAC1 模 拟输出信 号。
22	28	38	PF5	COR E	-	No	IOCM G_PF 5	0	GPIO 5_5	B	通用输入 输出。
								1	ACMP 4_OU T	O	ACMP4 比较结果 输出信 号。
								2	ACMP 5_OU T	O	ACMP5 比较结果 输出信 号。
								3	SMB2 _SPN DN	B	SMBUS2 总线暂 停。
								4	QDM1 _IND EX	B	QDM1 采 样输入信 号。
								5	AD_E XT_A	I	AD 外部

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
									CMP4		输入的 ACMP4 结果。
								6	POE5	I	APT PWM 输 出使能 5。
								7	GPT1 _PW _M	O	GPT1 PWM 输 出信号。
								13	PGA2 _ANA _EXT	O	PGA2 的 模拟输出 信号。
23	29	39	PH2	COR E	-	No	IOCM G_PH 2	0	GPIO 7_2	B	通用输入 输出。
								1	I2C1_ SDA	B	I2C1 总线 数据/地 址。
								2	ACMP 4_OU T	O	ACMP4 比较结果 输出信 号。
								7	CAPM 0_SR C	I	CAPM0 采样输入 信号。
								11	ADC2 _ANA _A6	I	ADC2_A6 通道模拟 输入信 号。

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
								12	ACMP4_ANA_P3	I	ACMP4_P3 通道模拟输入信号。
								13	ACMP5_ANA_P1	I	ACMP5_P1 通道模拟输入信号。
24	30	40	PH3	COR E	-	No	IOCM G_PH 3	0	GPIO7_3	B	通用输入输出。
								1	I2C1_SCL	B	I2C1 总线时钟。
								6	GPT0_PWM	O	GPT PWM 输出信号。
								7	CAPM1_SRC	I	CAPM1 采样输入信号。
								11	ADC2_ANA_A7	I	ADC2_A7 通道模拟输入信号。
								12	ACMP4_ANA_N3	I	ACMP4_N3 通道模拟输入信号。
								13	ACMP5_ANA_N1	I	ACMP5_N1 通道模拟输入信

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
											号。
								14	DAC4 _ANA _OUT	O	DAC4 模 拟输出信 号。
								15	ADC3 _ANA _A14	I	ADC3_A1 4 通道模 拟输入信 号。
25	31	41	PH4	COR E	-	No	IOCM G_PH 4	0	GPIO 7_4	B	通用输入 输出。
								2	ACMP 5_OU T	O	ACMP5 比较结果 输出信 号。
								6	GPT1 _PW M	O	GPT1 PWM 输 出信号。
								7	CAPM 2_SR C	I	CAPM2 采样输入 信号。
								11	ADC2 _ANA _A8	I	ADC2_A8 通道模拟 输入信 号。
								14	DAC5 _ANA _OUT	O	DAC5 模 拟输出信 号。
N/A	32	42	PJ1	COR E	-	No	IOCM G_PJ	0	GPIO 9_1	B	通用输入

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Default State	Support 5V Tolerance Input	IO Config Register	Function Description			
								Function Number	Signal Name	Direction	Description
							1				输出。
								2	ACMP6_OUT	O	ACMP6 比较结果输出信号。
								5	GPT0_PWM	O	GPT0 PWM 输出信号。
								6	POE0	I	APT PWM 输出使能0。
								11	ADC3_ANA_A8	I	ADC3_A8 通道模拟输入信号。
								12	ACMP6_ANA_P1	I	ACMP6_P1 通道模拟输入信号。
								13	ACMP7_ANA_P3	I	ACMP7_P3 通道模拟输入信号。
N/A	33	43	PJ2	CORE	-	No	IOCMG_PJ2	0	GPIO9_2	B	通用输入输出。
								2	ACMP7_OUT	O	ACMP7 比较结果输出信

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
											号。
								3	QDM1 _IND EX	B	QDM1 采 样输入信 号。
								5	GPT1 _PW M	O	GPT1 PWM 输 出信号。
								6	POE1	I	APT PWM 输 出使能 1。
								11	ADC3 _ANA _A9	I	ADC3_A9 通道模拟 输入信 号。
								12	ACMP 6_AN A_N1	I	ACMP6_ N1 通道模 拟输入信 号。
								13	ACMP 7_AN A_N3	I	ACMP7_ N3 通道模 拟输入信 号。
26	34	44	PB4	COR E	-	No	IOCM G_PB 4	0	GPIO 1_4	B	通用输入 输出。
								1	UART 4_TX D	B	UART4 发 送数据。
								2	ACMP 4_OU	O	ACMP4

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Default State	Support 5V Tolerance Input	IO Config Register	Function Description			
								Function Number	Signal Name	Direction	Description
									T		比较结果 输出信号。
								3	QDM1_A	I	QDM1 采样输入信号。
								4	ADC2_STATUS	O	ADC2 状态测试信号。
								5	UART5_CTSN	I	UART5 发送清除信号 (Clear To Send) 。
								6	POE2	I	APT PWM 输出使能2。
								11	ADC3_ANA_A2	I	ADC3_A2 通道模拟输入信号。
								12	ACMP6_ANA_P0	I	ACMP6_P0 通道模拟输入信号。
								13	ACMP7_ANA_P2	I	ACMP7_P2 通道模拟输入信

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
											号。
								14	DAC2 _ANA _OUT	O	DAC2 模 拟输出信 号。
27	35	45	PB5	COR E	-	No	IOCM G_PB 5	0	GPIO 1_5	B	通用输入 输出。
								1	UART 4_RX D	I	UART4 接 收数据。
								2	ACMP 5_OU T	O	ACMP5 比较结果 输出信 号。
								3	QDM1 _B	I	QDM1 采 样输入信 号。
								4	ADC_ EXT_ TRIG 2	I	ADC 采样 外部触发 信号 2。
								5	UART 5_RT SN	O	UART5 发 送请求信 号 (Request To Send) 。
								6	POE3	I	APT PWM 输 出使能 3。

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
								11	ADC3 _ANA _A3	I	ADC3_A3 通道模拟 输入信 号。
								12	ACMP 6_AN A_N0	I	ACMP6_ N0 通道模 拟输入信 号。
								13	ACMP 7_AN A_N2	I	ACMP7_ N2 通道模 拟输入信 号。
								14	DAC3 _ANA _OUT	O	DAC3 模 拟输出信 号。
28	36	46	PC3	COR E	-	No	IOCM G_PC 3	0	GPIO 2_3	B	通用输入 输出。
								1	UART 4_CT SN	I	UART4 发 送清除信 号 (Clear To Send) 。
								2	UART 5_TX D	B	UART5 发 送数据。
								3	QDM0 _IND EX	B	QDM0 采 样输入信 号。
								4	AD_E XT_A	I	AD 外部

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Default State	Support 5V Tolerance Input	IO Config Register	Function Description			
								Function Number	Signal Name	Direction	Description
									CMP5		输入的 ACMP5 结果。
								5	GPT0 _PWM	O	GPT0 PWM 输 出信号。
								6	POE4	I	APT PWM 输 出使能 4。
								7	CAPM 0_SR C	I	CAPM0 采样输入 信号。
								11	ADC3 _ANA _A4	I	ADC3_A4 通道模拟 输入信 号。
								12	ACMP 7_AN A_P0	I	ACMP7_ P0 通道模 拟输入信 号。
								13	PGA3 _ANA _P0	I	PGA3_P0 通道模拟 输入信 号。
								14	ACMP 6_AN A_P2	I	ACMP6_ P2 通道模 拟输入信 号。
								15	ADC2	I	ADC2_A1

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
									_ANA _A15		5 通道模 拟输入信 号。
29	37	47	PG3	COR E	-	No	IOCM G_PG 3	0	GPIO 6_3	B	通用输入 输出。
								1	UART 4_RT SN	O	UART4 发 送请求信 号 (Request To Send) 。
								2	UART 5_RX D	I	UART5 接 收数据。
								3	QDM0 _A	I	QDM0 采 样输入信 号。
								4	AD_E XT_A CMP6	I	AD 外部 输入的 ACMP6 结果。
								5	TEST _CLK	O	测试时钟 输出。
								6	POE5	I	APT PWM 输 出使能 5。
								7	CAPM 1_SR C	I	CAPM1 采样输入

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
											信号。
								11	ADC3 _ANA _A5	I	ADC3_A5 通道模拟 输入信 号。
								12	ACMP 7_AN A_N0	I	ACMP7_ N0 通道模 拟输入信 号。
								13	PGA3 _ANA _N0	I	PGA3_N0 通道模拟 输入信 号。
								14	ACMP 6_AN A_N2	I	ACMP6_ N2 通道模 拟输入信 号。
30	38	48	PG4	COR E	-	No	IOCM G_PG 4	0	GPIO 6_4	B	通用输入 输出。
								1	ACMP 6_OU T	O	ACMP 比 较结果输 出信号。
								2	ACMP 7_OU T	O	ACMP 比 较结果输 出信号。
								3	QDM0 _B	I	QDM0 采 样输入信 号。

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
								4	AD_E XT_A CMP7	I	AD 外部 输入的 ACMP7 结果。
								5	GPT1 _PW M	O	GPT PWM 输 出信号。
								6	POE6	I	APT PWM 输 出使能。
								7	CAPM 2_SR C	I	CAPM2 采样输入 信号。
								13	PGA3 _ANA _EXT	O	PGA3 的 输出通道 0。
31	39	49	PH5	COR E	-	No	IOCM G_PH 5	0	GPIO 7_5	B	通用输入 输出。
								1	ACMP 6_OU T	O	ACMP 比 较结果输 出信号。
								6	POE7	I	APT PWM 输 出使能。
								11	ADC3 _ANA _A6	I	ADC3_A6 通道模拟 输入信 号。

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
								12	ACMP6_ANA_P3	I	ACMP6_P3 通道模拟输入信号。
								13	ACMP7_ANA_P1	I	ACMP7_P1 通道模拟输入信号。
								14	DAC6_ANA_OUT	O	DAC6 模拟输出信号。
								15	PGA3_ANA_P1	I	PGA3_P1 通道模拟输入信号。
32	40	50	PH6	COR E	-	No	IOCM G_PH 6	0	GPIO7_6	B	通用输入输出。
								1	ACMP7_OUT	O	ACMP 比较结果输出信号。
								11	ADC3_ANA_A7	I	ADC3_A7 通道模拟输入信号。
								12	ACMP6_ANA_N3	I	ACMP6_N3 通道模拟输入信号。

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
								13	ACMP7_ANA_N1	I	ACMP7_N1 通道模拟输入信号。
								14	DAC7_ANA_OUT	O	DAC7 模拟输出信号。
								15	PGA3_ANA_N1	I	PGA3_N1 通道模拟输入信号。
N/A	N/A	51	PP6	CORE	-	YES	IOCMG_PP6	0	GPIO14_6	B	通用输入输出。
								1	UART1_TXD	B	UART1 发送数据。
								4	UART2_RTSN	O	UART2 发送请求信号 (Request To Send) 。
								5	GPT0_PWM	O	GPT PWM 输出信号。
N/A	N/A	52	PP7	CORE	-	YES	IOCMG_PP7	0	GPIO14_7	B	通用输入输出。
								1	UART1_RXD	I	UART1 数据接收。

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Default State	Support 5V Tolerance Input	IO Config Register	Function Description			
								Function Number	Signal Name	Direction	Description
								4	UART2_CT SN	I	UART2 发送清除信号 (Clear To Send) 。
								5	GPT1_P WM	O	GPT1 PWM 输出信号。
								7	CAPM0_S RC	I	CAPM0 采样输入信号。
N/A	N/A	53	PQ7	CORE	-	YES	IOCM G_PQ7	0	GPIO15_7	B	通用输入输出。
								1	UART2_TX D	B	UART2 发送数据。
								2	I2C2_SDA	B	I2C2 总线数据/地址。
								3	QDM0_A	I	QDM0 采样输入信号。
								4	CAN_FD0_TX	O	CAN FD0 总线发送数据。
								5	GPT0_P WM	O	GPT0 PWM 输出信号。
								6	POE6	I	APT

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
											PWM 输出使能6。
								7	CAPM1_SR C	I	CAPM1 采样输入信号。
N/A	N/A	54	PR0	COR E	-	YES	IOCM G_PR 0	0	GPIO 16_0	B	通用输入输出。
								1	UART 2_RX D	I	UART2 接收数据。
								2	I2C2_ SCL	B	I2C2 总线时钟。
								3	QDM0_ B	I	QDM0 采样输入信号。
								4	CAN_ FD0_ RX	I	CAN FD0 总线接收数据。
								5	GPT1_ PW M	O	GPT PWM 输出信号。
								6	POE7	I	APT PWM 输出使能。
								7	CAPM2_SR C	I	CAPM2 采样输入信号。
N/A	N/A	55	PK7	COR	-	YES	IOCM	0	GPIO	B	通用输入

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Default State	Support 5V Tolerance Input	IO Config Register	Function Description			
								Function Number	Signal Name	Direction	Description
				E			G_PK7		10_7		输出。
								1	APT12_PWM_A	O	APT12 PWM A 相输出。
								2	UART5_TXD	B	UART5 发送数据。
								3	QDM0_INDEX	B	QDM0 采样输入信号。
								4	UART1_RTSN	O	UART1 发送请求信号 (Request To Send) 。
								6	POE8	I	APT PWM 输出使能 8。
N/A	N/A	56	PL0	CORE	-	YES	IOCMG_PL0	0	GPIO11_0	B	通用输入输出。
								1	APT13_PWM_A	O	APT13 PWM A 相输出。
								2	UART5_RXD	I	UART5 接收数据。
								4	UART1_CTSN	I	UART1 发送清除信

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
											号 (Clear To Send) 。
								6	POE9	I	APT PWM 输出使能。
N/A	N/A	57	PL1	CORE	-	YES	IOCM G_PL 1	0	GPIO 11_1	B	通用输入输出。
								1	APT1 2_PW MB	O	APT PWM B 相输出。
								2	CAN_ FD0_ RX	I	CAN FD0 总线接收数据。
								3	I2C0_ SCL	B	I2C0 总线时钟。
								4	UART 5_CT SN	I	UART5 发送清除信号 (Clear To Send) 。
								6	POE1 0	I	APT PWM 输出使能 10。
N/A	N/A	58	PM2	CORE	-	YES	IOCM G_P M2	0	GPIO 12_2	B	通用输入输出。
								1	APT1 3_PW MB	O	APT PWM B

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
											相输出。
								2	CAN_ FD0_ TX	O	CAN FD0 总线发送 数据。
								3	I2C0_ SDA	B	I2C0 总线 数据/地 址。
								4	UART 5_RT SN	O	UART5 发 送请求信 号 (Request To Send) 。
								6	POE1 1	I	APT PWM 输 出使能。
N/A	N/A	59	PM3	COR E	-	YES	IOCM G_P M3	0	GPIO 12_3	B	通用输入 输出。
								1	APT1 4_PW MA	O	APT PWM A 相输出。
								2	UART 6_TX D	B	UART6 发 送数据。
								3	SMB0 _ALT N	B	SMBUS0 总线报 警。
N/A	N/A	60	PN0	COR E	-	YES	IOCM G_PN	0	GPIO 13_0	B	通用输入 输出。

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
							0	1	APT1 5_PW MA	O	APT PWM A 相输出。
								2	UART 6_RX D	I	UART6 接 收数据。
								3	SMB0 _SPN DN	B	SMBUS0 总线暂 停。
								6	POE1 0	I	APT PWM 输 出使能。
N/A	N/A	61	PN1	COR E	-	YES	IOCM G_PN 1	0	GPIO 13_1	B	通用输入 输出。
								1	APT1 4_PW MB	O	APT PWM B 相输出。
								2	CAN_ FD2_ RX	I	CAN FD2 总线接收 数据。
								3	UART 6_CT SN	I	UART6 发 送清除信 号 (Clear To Send) 。
								6	POE1 1	I	APT PWM 输 出使能。
N/A	N/A	62	PN2	COR E	-	YES	IOCM G_PN	0	GPIO 13_2	B	通用输入 输出。

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Default State	Support 5V Tolerance Input	IO Config Register	Function Description			
								Function Number	Signal Name	Direction	Description
							2	1	APT15_PWM_B	O	APT PWM B 相输出。
								2	CAN_FD2_TX	O	CAN FD2 总线发送数据。
								3	UART6_RT_SN	O	UART6 发送请求信号 (Request To Send) 。
								6	POE12	I	APT PWM 输出使能。
33	41	63	PD4	CORE	-	YES	IOCMG_PD4	0	GPIO3_4	B	通用输入输出。
								1	APT0_PWM_A	O	APT PWM A 相输出。
								2	I2C0_SCL	B	I2C0 总线时钟。
								3	QDM2_INDEX	B	QDM2 采样输入信号。
								5	GPT0_PWM	O	GPT PWM 输出信号。
								6	POE8	I	APT

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
											PWM 输出使能。
34	42	64	PD5	COR E	-	YES	IOCM G_PD 5	0	GPIO 3_5	B	通用输入输出。
								1	APT1 _PW MA	O	APT PWM A 相输出。
								2	I2C0_ SDA	B	I2C0 总线 数据/地 址。
								3	QDM2 _A	I	QDM2 采 样输入信 号。
								5	GPT1 _PW M	O	GPT PWM 输 出信号。
								6	POE9	I	APT PWM 输 出使能。
35	43	65	PE0	COR E	-	YES	IOCM G_PE 0	0	GPIO 4_0	B	通用输入输出。
								1	APT2 _PW MA	O	APT PWM A 相输出。
								2	SMB0 _ALT N	B	SMBUS0 总线报 警。
								3	QDM2 _B	I	QDM2 采

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
											样输入信号。
								5	GPT0_PWM	O	GPT PWM 输出信号。
								6	POE10	I	APT PWM 输出使能。
36	44	66	PE1	CORE	-	YES	IOCM G_PE1	0	GPIO4_1	B	通用输入输出。
								1	APT0_PWM_B	O	APT PWM B 相输出。
								2	SMB0_SPNDN	B	SMBUS0 总线暂停。
								3	QDM3_IND_EX	B	QDM3 采样输入信号。
								5	GPT1_PWM	O	GPT PWM 输出信号。
								6	POE11	I	APT PWM 输出使能。
								7	CAPM0_SRC	I	CAPM0 采样输入信号。
37	45	67	PF6	COR	-	YES	IOCM	0	GPIO	B	通用输入

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
				E			G_PF 6		5_6		输出。
								1	APT1 _PW MB	O	APT PWM B 相输出。
								3	QDM3 _A	I	QDM3 采 样输入信 号。
								7	CAPM 1_SR C	I	CAPM1 采样输入 信号。
38	46	68	PF7	CORE	-	YES	IOCM G_PF 7	0	GPIO 5_7	B	通用输入 输出。
								1	APT2 _PW MB	O	APT PWM B 相输出。
								3	QDM3 _B	I	QDM3 采 样输入信 号。
								7	CAPM 2_SR C	I	CAPM2 采样输入 信号。
39	47	69	PG5	CORE	-	YES	IOCM G_PG 5	0	GPIO 6_5	B	通用输入 输出。
								1	APT3 _PW MA	O	APT PWM A 相输出。
								2	CAN_ FD1_ RX	I	CAN FD1 总线接收 数据。

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
								3	SMB1 _SPN DN	B	SMBUS1 总线暂 停。
40	48	70	PG6	COR E	-	YES	IOCM G_PG 6	0	GPIO 6_6	B	通用输入 输出。
								1	APT4 _PW MA	O	APT PWM A 相输出。
								2	CAN_ FD1_ TX	O	CAN FD1 总线发送 数据。
								3	SMB1 _ALT N	B	SMBUS1 总线报 警。
								5	UART 0_TX D	B	UART0 发 送数据。
41	49	71	PB6	COR E	-	YES	IOCM G_PB 6	0	GPIO 1_6	B	通用输入 输出。
								1	APT5 _PW MA	O	APT PWM A 相输出。
								3	I2C1_ SCL	B	I2C1 总线 时钟。
								4	UART 2_CT SN	I	UART2 发 送清除信 号 (Clear To Send) 。

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Default State	Support 5V Tolerance Input	IO Config Register	Function Description			
								Function Number	Signal Name	Direction	Description
								5	UART0_RXD	I	UART0 接收数据。
								6	POE12	I	APT PWM 输出使能。
								7	GPT0_PWM	O	GPT PWM 输出信号。
42	50	72	PB7	CORE	-	YES	IOCMG_PB7	0	GPIO1_7	B	通用输入输出。
								1	APT3_PWM_B	O	APT PWM B 相输出。
								2	QDM0_INDEX	B	QDM0 采样输入信号。
								3	I2C1_SDA	B	I2C1 总线数据/地址。
								4	UART2_RTSN	O	UART2 发送请求信号 (Request To Send) 。
								5	GPT1_PWM	O	GPT PWM 输出信号。

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
								6	POE1 3	I	APT PWM 输 出使能。
								7	CAPM 0_SR C	I	CAPM0 采样输入 信号。
43	51	73	PF0	COR E	-	YES	IOCM G_P F0	0	GPIO 5_0	B	通用输入 输出。
								1	APT4 _PW MB	O	APT PWM B 相输出。
								2	QDM0 _A	I	QDM0 采 样输入信 号。
								3	UART 2_TX D	B	UART2 发 送数据。
								4	UART 0_RT SN	O	UART0 发 送请求信 号 (Request To Send) 。
								5	GPT0 _PW M	O	GPT PWM 输 出信号。
								6	POE1 4	I	APT PWM 输 出使能。
								7	CAPM	I	CAPM1

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
									1_SR C		采样输入 信号。
44	52	74	PF1	COR E	-	YES	IOCM G_PF 1	0	GPIO 5_1	B	通用输入 输出。
								1	APT5 _PW MB	O	APT PWM B 相输出。
								2	QDM0 _B	I	QDM0 采 样输入信 号。
								3	UART 2_RX D	I	UART2 接 收数据。
								4	UART 0_CT SN	I	UART0 发 送清除信 号 (Clear To Send) 。
								5	GPT1 _PW M	O	GPT PWM 输 出信号。
								6	POE1 5	I	APT PWM 输 出使能。
								7	CAPM 2_SR C	I	CAPM2 采样输入 信号。
45	53	75	VDD	-	-	-	-	-	-	-	-
46	54	76	PA4	COR E	-	YES	IOCM G_PA	0	GPIO 0_4	B	通用输入

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
							4				输出。
								1	XTAL_IN	I	外部晶振输入管脚
								2	UART0_RXD	I	UART0 接收数据。
								3	SMB0_SPNDN	B	SMBUS0 总线暂停。
47	55	77	PA3	CORE	-	YES	IOCMG_PA3	0	GPIO0_3	B	通用输入输出。
								1	XTAL_OUT	O	外部晶振输出管脚
								2	UART0_TXD	B	UART0 发送数据。
								3	SMB0_ALT_N	B	SMBUS0 总线报警。
N/A	N/A	78	PR1	CORE	-	YES	IOCMG_PR1	0	GPIO16_1	B	通用输入输出。
								1	CAN_FD2_RX	I	CAN FD2 总线接收数据。
								2	I2C0_SCL	B	I2C0 总线时钟。
								4	UART1_CTSN	I	UART1 发送清除信

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
											号 (Clear To Send) 。
								5	SMB2_SPN DN	B	SMBUS2 总线暂停。
								6	GPT0_PW M	O	GPT PWM 输出信号。
								7	CAPM0_SR C	I	CAPM0 采样输入信号。
N/A	N/A	79	PR2	CORE	-	YES	IOCMG_PR 2	0	GPIO16_2	B	通用输入输出。
								1	CAN_FD2_TX	O	CAN FD2 总线发送数据。
								2	I2C0_SDA	B	I2C0 总线数据/地址。
								4	UART1_RT SN	O	UART1 发送请求信号 (Request To Send) 。
								5	SMB2_ALT N	B	SMBUS2 总线报警。

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
								6	GPT1 _PW M	O	GPT PWM 输 出信号。
								7	CAPM 1_SR C	I	CAPM1 采样输入 信号。
N/A	56	80	PJ3	COR E	-	YES	IOCM G_PJ 3	0	GPIO 9_3	B	通用输入 输出。
								1	CAN_ FD0_ TX	O	CAN FD0 总线发送 数据。
								2	SPI2_ MOSI	B	SPI2 发送 数据输 出。
								4	UART 1_TX D	B	UART1 发 送数据。
								5	GPT0 _PW M	O	GPT PWM 输 出信号。
								6	POE6	I	APT PWM 输 出使能。
								7	UART 7_CT SN	I	UART7 发 送清除信 号 (Clear To Send) 。
N/A	57	81	PJ4	COR E	-	YES	IOCM G_PJ	0	GPIO 9_4	B	通用输入

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Default State	Support 5V Tolerance Input	IO Config Register	Function Description			
								Function Number	Signal Name	Direction	Description
							4				输出。
								1	CAN_ FD0_ RX	I	CAN FD0 总线接收 数据。
								2	SPI2_ MISO	B	SPI2 接收 数据输入。
								3	QDM2_ IND_ EX	B	QDM2 采 样输入信 号。
								4	UART 1_RX D	I	UART1 数 据接收。
								5	GPT1_ PW M	O	GPT PWM 输 出信号。
								6	POE7	I	APT PWM 输 出使能。
N/A	58	82	PK0	CORE	-	YES	IOCM G_PK 0	0	GPIO 10_0	B	通用输入 输出。
								1	I2C2_ SDA	B	I2C2 总线 数据/地

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
											址。
								2	SPI2_ CLK	B	SPI2 时钟 信号。
								3	QDM2 _A	I	QDM2 采 样输入信 号。
								4	UART 7_TX D	B	UART7 发 送数据。
								5	UART 1_CT SN	I	UART1 发 送清除信 号 (Clear To Send) 。
								6	POE8	I	APT PWM 输 出使能。
N/A	59	83	PK1	COR E	-	YES	IOCM G_PK 1	0	GPIO 10_1	B	通用输入 输出。
								1	I2C2_ SCL	B	I2C2 总线 时钟。
								2	SPI2_ CSN0	B	SPI2 片选 信号 0, 低有效。
								3	QDM2 _B	I	QDM2 采 样输入信 号。
								4	UART	I	UART7 接

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
									7_RX D		收数据。
								5	UART 1_RT SN	O	UART1 发 送请求信 号 (Request To Send) 。
								6	POE9	I	APT PWM 输 出使能。
48	60	84	PC4	COR E	-	YES	IOCM G_PC 4	0	GPIO 2_4	B	通用输入 输出。
								1	APT6 _PW MA	O	APT PWM A 相输出。
								2	SPI2_ CSN1	B	SPI2 片选 信号 1, 低有效。
								3	QDM0 _IND EX	B	QDM0 采 样输入信 号。
								4	CAN_ FD0_ RX	I	CAN FD0 总线接收 数据。
								5	UART 0_RX D	I	UART0 接 收数据。
								6	POE1 0	I	APT PWM 输

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
											出使能。
								7	CAPM0_SR C	I	CAPM0 采样输入信号。
49	61	85	PC5	CORE	-	YES	IOCM G_PC 5	0	GPIO2_5	B	通用输入输出。
								1	APT7_PW MA	O	APT PWM A 相输出。
								2	SPI0_CSN0	B	SPI0 片选信号 0, 低有效。
								3	QDM0_A	I	QDM0 采样输入信号。
								4	CAN_FD0_TX	O	CAN FD0 总线发送数据。
								5	UART0_TX D	B	UART0 发送数据。
								6	POE11	I	APT PWM 输出使能。
								7	CAPM1_SR C	I	CAPM1 采样输入信号。
50	62	86	PD6	CORE	-	YES	IOCM G_PD	0	GPIO3_6	B	通用输入输出。

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Default State	Support 5V Tolerance Input	IO Config Register	Function Description			
								Function Number	Signal Name	Direction	Description
							6	1	APT8_PW_MA	O	APT PWM A 相输出。
								2	SPI0_MOSI	B	SPI0 发送数据输出。
								3	QDM0_B	I	QDM0 采样输入信号。
								4	UART5_CTSN	I	UART5 发送清除信号 (Clear To Send) 。
								5	UART3_CTSN	I	UART3 发送清除信号 (Clear To Send) 。
								6	POE12	I	APT PWM 输出使能。
								7	CAPM2_SRC	I	CAPM2 采样输入信号。
51	63	87	PD7	CORE	-	YES	IOCM_G_PD7	0	GPIO3_7	B	通用输入输出。
								1	APT6_PW	O	APT PWM B

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Default State	Support 5V Tolerance Input	IO Config Register	Function Description			
								Function Number	Signal Name	Direction	Description
									MB		相输出。
								2	SPI0_ MISO	B	SPI0 接收数据输入。
								3	QDM1_ IND_ EX	B	QDM1 采样输入信号。
								4	UART 5_ RT SN	O	UART5 发送请求信号 (Request To Send) 。
								5	UART 3_ RT SN	O	UART3 发送请求信号 (Request To Send) 。
								6	POE1 3	I	APT PWM 输出使能。
								7	GPT0_ PW M	O	GPT PWM 输出信号。
52	64	88	PE2	CORE	-	YES	IOCM G_ PE 2	0	GPIO 4_ 2	B	通用输入输出。
								1	APT7_ PW	O	APT PWM B

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Default State	Support 5V Tolerance Input	IO Config Register	Function Description			
								Function Number	Signal Name	Direction	Description
									MB		相输出。
								2	SPI0_ CLK	B	SPI0 时钟信号。
								3	QDM1_A	I	QDM1 采样输入信号。
								4	UART5_TXD	B	UART5 发送数据。
								5	GPT1_PWM	O	GPT PWM 输出信号。
								6	POE14	I	APT PWM 输出使能。
								7	CAN_FD2_TX	O	CAN FD2 总线发送数据。
53	65	89	PE3	CORE	-	YES	IOCM_G_PE3	0	GPIO4_3	B	通用输入输出。
								1	APT8_PWM_B	O	APT PWM B 相输出。
								2	SPI0_CSN1	B	SPI0 片选信号 1, 低有效。
								3	QDM1_B	I	QDM1 采样输入信

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
											号。
								4	UART 5_RX D	I	UART5 接 收数据。
								6	POE1 5	I	APT PWM 输 出使能。
								7	CAN_ FD2_ RX	I	CAN FD2 总线接收 数据。
54	66	90	PH7	CORE	-	YES	IOCM G_PH 7	0	GPIO 7_7	B	通用输入 输出。
								1	APT9 _PW MA	O	APT PWM A 相输出。
								2	SPI2_ CSN0	B	SPI2 片选 信号 0, 低有效。
								4	UART 3_TX D	B	UART3 发 送数据。
								5	SMB2 _ALT N	B	SMBUS2 总线报 警。
								6	CAN_ FD2_ TX	O	CAN FD2 总线发送 数据。
								7	CAPM 0_SR C	I	CAPM0 采样输入 信号。

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
55	67	91	PI0	COR E	-	YES	IOCM G_P I0	0	GPIO 8_0	B	通用输入 输出。
								1	APT1 0_PW MA	O	APT PWM A 相输出。
								2	SPI2_ CLK	B	SPI2 时钟 信号。
								3	QDM1 _IND _EX	B	QDM1 采 样输入信 号。
								4	UART 3_RX D	I	UART3 数 据接收。
								5	SMB2 _SPN _DN	B	SMBUS2 总线暂 停。
								6	CAN_ FD2_ RX	I	CAN FD2 总线接收 数据。
								7	CAPM 1_SR C	I	CAPM1 采样输入 信号。
N/A	68	92	PJ5	COR E	-	YES	IOCM G_PJ 5	0	GPIO 9_5	B	通用输入 输出。
								1	APT1 1_PW MA	O	APT PWM A 相输出。
								2	SPI2_ CSN1	B	SPI2 片选 信号 1,

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Default State	Support 5V Tolerance Input	IO Config Register	Function Description			
								Function Number	Signal Name	Direction	Description
											低有效。
								3	QDM1_IND_EX	B	QDM1 采样输入信号。
								5	GPT0_PWM	O	GPT PWM 输出信号。
56	69	93	PI1	CORE	-	YES	IOCM_G_PI1	0	GPIO8_1	B	通用输入输出。
								1	APT9_PWM_B	O	APT PWM B 相输出。
								2	SPI2_MOSI	B	SPI2 发送数据输出。
								3	QDM1_A	I	QDM1 采样输入信号。
								4	I2C2_SCL	B	I2C2 总线时钟。
								5	GPT0_PWM	O	GPT PWM 输出信号。
								6	POE5	I	APT PWM 输出使能。
								7	CAN_FD1_	O	CAN FD1 总线发送

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
									TX		数据。
57	70	94	PI2	COR E	-	YES	IOCM G_PI 2	0	GPIO 8_2	B	通用输入 输出。
								1	APT1 0_PW MB	O	APT PWM B 相输出。
								2	SPI2_ MISO	B	SPI2 接收 数据输 入。
								3	QDM1 _B	I	QDM1 采 样输入信 号。
								4	I2C2_ SDA	B	I2C2 总线 数据/地 址。
								5	GPT1 _PW M	O	GPT PWM 输 出信号。
								6	POE6	I	APT PWM 输 出使能。
								7	CAN_ FD1_ RX	I	CAN FD1 总线接收 数据。
N/A	71	95	PK2	COR E	-	YES	IOCM G_PK 2	0	GPIO 10_2	B	通用输入 输出。
								1	APT1 1_PW	O	APT PWM B

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
									MB		相输出。
								2	SPI0_ CSN1	B	SPI0 片选 信号 1, 低有效。
								5	GPT0_ PW M	O	GPT PWM 输 出信号。
								6	POE7	I	APT PWM 输 出使能。
58	72	96	VDD	-	-	-	-	-	-	-	-
59	73	97	VSS	-	-	-	-	-	-	-	-
N/A	N/A	98	PL2	COR E	-	YES	IOCM G_PL 2	0	GPIO 11_2	B	通用输入 输出。
								2	SPI0_ CSN0	B	SPI0 片选 信号 0, 低有效。
								3	UART 4_TX D	B	UART4 发 送数据。
								4	UART 5_CT SN	I	UART5 发 送清除信 号 (Clear To Send) 。
								5	GPT0_ PW M	O	GPT0 PWM 输 出信号。
								6	POE8	I	APT

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
											PWM 输出使能8。
N/A	N/A	99	PL3	COR E	-	YES	IOCM G_PL 3	0	GPIO 11_3	B	通用输入输出。
								2	SPI0_ MISO	B	SPI0 接收数据输入。
								3	UART 4_RX D	I	UART4 接收数据。
								4	UART 5_RT SN	O	UART5 发送请求信号 (Request To Send) 。
								5	GPT1_ PW M	O	GPT1 PWM 输出信号。
								6	POE9	I	APT PWM 输出使能9。
N/A	N/A	100	PM4	COR E	-	YES	IOCM G_P M4	0	GPIO 12_4	B	通用输入输出。
								1	CAN_ FD2_ TX	O	CAN FD2 总线发送数据。

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Default State	Support 5V Tolerance Input	IO Config Register	Function Description			
								Function Number	Signal Name	Direction	Description
								2	SPI0_MOSI	B	SPI0 发送数据输出。
								3	UART5_TXD	B	UART5 发送数据。
								4	UART4_CTSN	I	UART4 发送清除信号 (Clear To Send) 。
								6	POE10	I	APT PWM 输出使能。
N/A	N/A	101	PM5	CORE	-	YES	IOCMG_PM5	0	GPIO12_5	B	通用输入输出。
								1	CAN_FD2_RX	I	CAN FD2 总线接收数据。
								2	SPI0_CLK	B	SPI0 时钟信号。
								3	UART5_RXD	I	UART5 接收数据。
								4	UART4_RT SN	O	UART4 发送请求信号 (Request To Send) 。

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
								6	POE1 1	I	APT PWM 输 出使能。
N/A	N/A	102	PN7	COR E	-	YES	IOCM G_PN 7	0	GPIO 13_7	B	通用输入 输出。
								1	CAN_ FD1_ RX	I	CAN FD1 总线接收 数据。
								2	QDM2 _IND _EX	B	QDM2 采 样输入信 号。
								3	I2C0_ SCL	B	I2C0 总线 时钟。
								5	GPT0 _PW _M	O	GPT PWM 输 出信号。
								6	POE1 2	I	APT PWM 输 出使能。
								7	CAPM 0_SR _C	I	CAPM0 采样输入 信号。
N/A	N/A	103	PP0	COR E	-	YES	IOCM G_PP 0	0	GPIO 14_0	B	通用输入 输出。
								1	CAN_ FD1_ TX	O	CAN FD1 总线发送 数据。
								2	QDM2	I	QDM2 采

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
									_A		样输入信号。
								3	I2C0_SDA	B	I2C0 总线数据/地址。
								5	GPT1_PWM	O	GPT PWM 输出信号。
								6	POE13	I	APT PWM 输出使能。
								7	CAPM1_SRC	I	CAPM1 采样输入信号。
N/A	N/A	104	PP1	CORE	-	YES	IOCMG_PP1	0	GPIO14_1	B	通用输入输出。
								1	UART1_RXD	I	UART1 数据接收。
								2	QDM2_B	I	QDM2 采样输入信号。
								3	UART0_CTSN	I	UART0 发送清除信号 (Clear To Send) 。
								6	POE14	I	APT PWM 输

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
											出使能。
								7	CAPM 2_SR C	I	CAPM2 采样输入 信号。
N/A	N/A	105	PQ0	COR E	-	YES	IOCM G_PQ 0	0	GPIO 15_0	B	通用输入 输出。
								1	UART 1_TX D	B	UART1 发 送数据。
								2	QDM3 _IND EX	B	QDM3 采 样输入信 号。
								3	UART 0_RT SN	O	UART0 发 送请求信 号 (Request To Send) 。
								6	POE1 5	I	APT PWM 输 出使能。
N/A	N/A	106	PQ1	COR E	-	YES	IOCM G_PQ 1	0	GPIO 15_1	B	通用输入 输出。
								1	UART 0_RX D	I	UART0 接 收数据。
								2	QDM3 _A	I	QDM3 采 样输入信 号。

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Default State	Support 5V Tolerance Input	IO Config Register	Function Description			
								Function Number	Signal Name	Direction	Description
								3	CAN_ FD1_ RX	I	CAN FD1 总线接收 数据。
								4	I2C1_ SCL	B	I2C1 总线 时钟。
								5	GPT0_ PWM	O	GPT PWM 输 出信号。
								6	UART 1_CT SN	I	UART1 发 送清除信 号 (Clear To Send) 。
								7	UART 2_CT SN	I	UART2 发 送清除信 号 (Clear To Send) 。
N/A	N/A	107	PQ2	CORE	-	YES	IOCM G_PQ 2	0	GPIO 15_2	B	通用输入 输出。
								1	UART 0_TX D	B	UART0 发 送数据。
								2	QDM3_ B	I	QDM3 采 样输入信 号。
								3	CAN_ FD1_ TX	O	CAN FD1 总线发送 数据。

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Default State	Support 5V Tolerance Input	IO Config Register	Function Description			
								Function Number	Signal Name	Direction	Description
								4	I2C1_ SDA	B	I2C1 总线数据/地址。
								5	GPT1_ PWM	O	GPT PWM 输出信号。
								6	UART1_ RT SN	O	UART1 发送请求信号 (Request To Send) 。
								7	UART2_ RT SN	O	UART2 发送请求信号 (Request To Send) 。
60	74	108	PR6	CORE	-	YES	IOCM G_PR 6	0	GPIO16_6	B	通用输入输出。
								1	UART2_ TX D	B	UART2 发送数据。
								2	CAN_ FD2_ TX	O	CAN FD2 总线发送数据。
								4	I2C2_ SDA	B	I2C2 总线数据/地址。

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Default State	Support 5V Tolerance Input	IO Config Register	Function Description			
								Function Number	Signal Name	Direction	Description
								5	GPT0_PWM	O	GPT PWM 输出信号。
								6	POE8	I	APT PWM 输出使能。
								7	CAPM0_SRC	I	CAPM0 采样输入信号。
61	75	109	PR7	CORE	-	NO	IOCMG_PR7	0	GPIO16_7	B	通用输入输出。
								1	UART2_RXD	I	UART2 接收数据。
								2	CAN_FD2_RX	I	CAN FD2 总线接收数据。
								4	I2C2_SCL	B	I2C2 总线时钟。
								5	GPT1_PWM	O	GPT PWM 输出信号。
								6	POE9	I	APT PWM 输出使能。
								7	CAPM1_SRC	I	CAPM1 采样输入信号。
62	76	110	PA0	COR	PD	YES	IOCM	0	GPIO	B	通用输入

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Default State	Support 5V Tolerance Input	IO Config Register	Function Description			
								Function Number	Signal Name	Direction	Description
				E			G_PA 0		0_0		输出。
								1	JTAG _TCK	I	JTAG 时 钟输入 /SWDCK 。
								10	SYS_ RSTN _OUT	O	系统复位 输出。 0: 复位; 1: 撤销复 位。
63	77	111	PA1	CORE	PU	YES	IOCM G_PA 1	0	GPIO 0_1	B	通用输入 输出。
								1	JTAG _TMS	B	JTAG 模 式选择输 入 /SWDIO 。
64	78	112	PB0	CORE	-	YES	IOCM G_PB 0	0	GPIO 1_0	B	通用输入 输出。
								1	UPDA TE_M ODE	I	系统升级 标志, 芯 片上电锁 存。 0: NORMAL _MODE; 1: UPDATE

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
											_MODE。
65	79	113	PA2	AON	PU	YES	IOCM G_PA 2	0	GPIO 0_2	B	通用输入 输出。
								1	RESE TN	B	芯片硬件 复位输 入，低有 效。
66	80	114	PA5	AON	-	YES	IOCM G_PA 5	0	GPIO 0_5	B	通用输入 输出。
								1	JTAG _TDO	O	JTAG 输 出数据。
								2	UART 4_TX D	B	UART4 发 送数据。
								3	I2C0_ SDA	B	I2C0 总线 数据/地 址。
								4	WAK EUP4	I	deep sleep 唤 醒信号。
								5	GPT0 _PW M	O	GPT PWM 输 出信号。
								6	POE8	I	APT PWM 输 出使能。
								7	SMB0 _ALT N	B	SMBUS0 总线报

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Default State	Support 5V Tolerance Input	IO Config Register	Function Description			
								Function Number	Signal Name	Direction	Description
											警。
67	81	115	PA6	AON	PU	YES	IOCM G_PA 6	0	GPIO 0_6	B	通用输入 输出。
								1	JTAG _TDI	I	JTAG 输 入数据。
								2	UART 4_RX D	I	UART4 接 收数据。
								3	I2C0_ SCL	B	I2C0 总线 时钟。
								4	WAK EUP0	I	deep sleep 唤 醒信号。
								5	GPT1 _PW M	O	GPT PWM 输 出信号。
								6	POE9	I	APT PWM 输 出使能。
								7	SMB0 _SPN DN	B	SMBUS0 总线暂 停。
68	82	116	PA7	AON	PD	YES	IOCM G_PA 7	0	GPIO 0_7	B	通用输入 输出。
								1	JTAG _TRS TN	I	JTAG 复 位信号。
								2	UART 0_RX D	I	UART0 接 收数据。

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Default State	Support 5V Tolerance Input	IO Config Register	Function Description			
								Function Number	Signal Name	Direction	Description
								4	WAKEUP1	I	deep sleep 唤醒信号。
								5	GPT0_PWM	O	GPT PWM 输出信号。
								6	POE10	I	APT PWM 输出使能。
								7	QDM2_A	I	QDM2 采样输入信号。
69	83	117	PB1	AON	-	YES	IOCM_G_PB1	0	GPIO1_1	B	通用输入输出。
								1	UART0_TXD	B	UART0 发送数据。
								2	UART3_TXD	B	UART3 发送数据。
								3	UART0_CTSN	I	UART0 发送清除信号 (Clear To Send) 。
								4	UART4_RTSN	O	UART4 发送请求信号 (Request To

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Default State	Support 5V Tolerance Input	IO Config Register	Function Description			
								Function Number	Signal Name	Direction	Description
											Send) 。
								5	WAKEUP2	I	deep sleep 唤醒信号。
								7	QDM2_B	I	QDM2 采样输入信号。
70	84	118	PC6	AON	-	YES	IOCM_G_PC6	0	GPIO2_6	B	通用输入输出。
								1	UART0_RXD	I	UART0 接收数据。
								2	UART3_RXD	I	UART3 数据接收。
								3	UART0_RTSN	O	UART0 发送请求信号 (Request To Send) 。
								4	UART4_CTSN	I	UART4 发送清除信号 (Clear To Send) 。
								5	WAKEUP3	I	deep sleep 唤醒信号。
								7	QDM2	B	QDM2 采

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
									_IND EX		样输入信号。
71	85	119	PR3	AON	-	YES	IOCM G_PR 3	0	GPIO 16_3	B	通用输入输出。
								1	UART 4_TX D	B	UART4 发送数据。
								2	I2C0_ SDA	B	I2C0 总线数据/地址。
								4	UART 0_RT SN	O	UART0 发送请求信号 (Request To Send) 。
								5	WAK EUP5	I	deep sleep 唤醒信号。
								6	GPT0_ PWM	O	GPT PWM 输出信号。
								7	UART 3_RT SN	O	UART3 发送请求信号 (Request To Send) 。
72	86	120	PR4	COR E	-	YES	IOCM G_PR	0	GPIO 16_4	B	通用输入

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Default State	Support 5V Tolerance Input	IO Config Register	Function Description			
								Function Number	Signal Name	Direction	Description
							4				输出。
								1	UART 4_RX D	I	UART4 接收数据。
								2	I2C0_ SCL	B	I2C0 总线 时钟。
								4	UART 0_CT SN	I	UART0 发送清除信号 (Clear To Send) 。
								5	QSPI 0_CS N1	O	QSPI 的 片选信号 1, 低有效
								6	GPT1 _PW M	O	GPT PWM 输出信号。
								7	UART 3_CT SN	I	UART3 发送清除信号 (Clear To Send) 。
N/A	N/A	121	PL4	CORE	-	YES	IOCM G_PL 4	0	GPIO 11_4	B	通用输入 输出。
								1	UART 5_TX D	B	UART5 发送数据。
								2	I2C2_ SDA	B	I2C2 总线 数据/地

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Default State	Support 5V Tolerance Input	IO Config Register	Function Description			
								Function Number	Signal Name	Direction	Description
											址。
								3	UART 6_CT SN	I	UART6 发送清除信号 (Clear To Send) 。
								4	CAN_ FD0_ RX	I	CAN FD0 总线接收数据。
								7	POE8	I	APT PWM 输出使能。
N/A	N/A	122	PL5	CORE	-	YES	IOCM G_PL 5	0	GPIO 11_5	B	通用输入输出。
								1	UART 5_RX D	I	UART5 接收数据。
								2	I2C2_ SCL	B	I2C2 总线时钟。
								3	UART 6_RT SN	O	UART6 发送请求信号 (Request To Send) 。
								4	CAN_ FD0_ TX	O	CAN FD0 总线发送数据。
								7	POE9	I	APT

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
											PWM 输出使能。
N/A	N/A	123	PM6	COR E	-	YES	IOCM G_P M6	0	GPIO 12_6	B	通用输入输出。
								1	UART 6_TX D	B	UART6 发送数据。
								2	I2C1_ SDA	B	I2C1 总线数据/地址。
								3	UART 7_CT SN	I	UART7 发送清除信号 (Clear To Send) 。
								4	CAN_ FD1_ RX	I	CAN FD1 总线接收数据。
								6	GPT0_ PW M	O	GPT PWM 输出信号。
								7	POE1 0	I	APT PWM 输出使能。
N/A	N/A	124	PM7	COR E	-	YES	IOCM G_P M7	0	GPIO 12_7	B	通用输入输出。
								1	UART 6_RX D	I	UART6 接收数据。

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Default State	Support 5V Tolerance Input	IO Config Register	Function Description			
								Function Number	Signal Name	Direction	Description
								2	I2C1_SCL	B	I2C1 总线时钟。
								3	UART7_RT SN	O	UART7 发送请求信号 (Request To Send) 。
								4	CAN_FD1_TX	O	CAN FD1 总线发送数据。
								6	GPT1_PWM	O	GPT PWM 输出信号。
								7	POE11	I	APT PWM 输出使能。
73	87	125	VDD	-	-	-	-	-	-	-	-
N/A	N/A	126	PN3	CORE	-	YES	IOCM G_PN3	0	GPIO13_3	B	通用输入输出。
								1	UART7_TX D	B	UART7 发送数据。
								3	SMB1_ALT N	B	SMBUS1 总线报警。
								7	POE12	I	APT PWM 输出使能。

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
N/A	N/A	127	PN4	CORE	-	YES	IOCM G_PN 4	0	GPIO 13_4	B	通用输入 输出。
								1	UART 7_RX D	I	UART7 接 收数据。
								2	QSPI 0_CS N1	O	QSPI 的 片选信号 1, 低有 效。
								3	SMB1 _SPN DN	B	SMBUS1 总线暂 停。
								6	GPT0 _PW M	O	GPT PWM 输 出信号。
								7	POE1 3	I	APT PWM 输 出使能。
N/A	88	128	PI3	CORE	-	YES	IOCM G_PI 3	0	GPIO 8_3	B	通用输入 输出。
								1	QDM2 _IND EX	B	QDM2 采 样输入信 号。
								2	QSPI 0_CL K	O	QSPI 的 时钟信 号。
								4	CAN_ FD0_ RX	I	CAN FD0 总线接收

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
											数据。
								5	UART 7_RX D	I	UART7 接 收数据。
								6	GPT0 _PW M	O	GPT PWM 输 出信号。
N/A	89	129	PI4	COR E	-	YES	IOCM G_PI 4	0	GPIO 8_4	B	通用输入 输出。
								1	QDM2 _A	I	QDM2 采 样输入信 号。
								2	QSPI 0_HO LDN	B	QSPI 的 数据位 3。
								3	SPI1_ CSN1	B	SPI1 片选 信号 1, 低有效。
								4	CAN_ FD0_ TX	O	CAN FD0 总线发送 数据。
								5	UART 7_TX D	B	UART7 发 送数据。
								6	GPT1 _PW M	O	GPT PWM 输 出信号。
								7	POE1 1	I	APT PWM 输

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
											出使能。
N/A	90	130	PJ6	COR E	-	YES	IOCM G_PJ 6	0	GPIO 9_6	B	通用输入 输出。
								1	QDM2 _B	I	QDM2 采 样输入信 号。
								2	QSPI 0_DIO	B	QSPI 的 数据位 0。
								3	SPI1_ MOSI	B	SPI1 发送 数据输 出。
								4	CAN_ FD1_ RX	I	CAN FD1 总线接收 数据。
								5	UART 6_CT SN	I	UART6 发 送清除信 号 (Clear To Send) 。
								6	GPT0 _PW M	O	GPT PWM 输 出信号。
								7	POE1 2	I	APT PWM 输 出使能。
N/A	91	131	PJ7	COR E	-	YES	IOCM G_PJ	0	GPIO 9_7	B	通用输入 输出。

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
							7	1	QDM3_IND_EX	B	QDM3 采样输入信号。
								2	QSPI0_WP_N	B	QSPI 的数据位 2。
								3	SPI1_MISO	B	SPI1 接收数据输入。
								4	CAN_FD1_TX	O	CAN FD1 总线发送数据。
								5	UART6_RT_SN	O	UART6 发送请求信号 (Request To Send) 。
								6	GPT1_PWM	O	GPT PWM 输出信号。
								7	POE13	I	APT PWM 输出使能。
N/A	92	132	PK3	CORE	-	YES	IOCMG_PK3	0	GPIO10_3	B	通用输入输出。
								1	QDM3_A	I	QDM3 采样输入信

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Default State	Support 5V Tolerance Input	IO Config Register	Function Description			
								Function Number	Signal Name	Direction	Description
											号。
								2	QSPI 0_DOI	B	QSPI 的 数据位 1。
								3	SPI1_ CLK	B	SPI1 时钟 信号。
								4	CAN_ FD2_ RX	I	CAN FD2 总线接收 数据。
								5	CAPM 0_SR C	I	CAPM0 采样输入 信号。
								6	UART 6_TX D	B	UART6 发 送数据。
								7	POE1 4	I	APT PWM 输 出使能。
N/A	93	133	PK4	CORE	-	YES	IOCM G_PK 4	0	GPIO 10_4	B	通用输入 输出。
								1	QDM3 _B	I	QDM3 采 样输入信 号。
								2	QSPI 0_CS N0	O	QSPI 的 片选信号 0, 低有 效。
								3	SPI1_ 	B	SPI1 片选

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
									CSN0		信号 0, 低有效。
								4	CAN_ FD2_ TX	O	CAN FD2 总线发送 数据。
								5	CAPM 1_SR C	I	CAPM1 采样输入 信号。
								6	UART 6_RX D	I	UART6 接 收数据。
								7	POE1 5	I	APT PWM 输 出使能。
N/A	N/A	134	PP2	COR E	-	YES	IOCM G_PP 2	0	GPIO 14_2	B	通用输入 输出。
								1	QDM3 _IND EX	B	QDM3 采 样输入信 号。
								2	I2C2_ SDA	B	I2C2 总线 数据/地 址。
								3	UART 7_CT SN	I	UART7 发 送清除信 号 (Clear To Send) 。
								4	SMB1 _ALT N	B	SMBUS1 总线报

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Default State	Support 5V Tolerance Input	IO Config Register	Function Description			
								Function Number	Signal Name	Direction	Description
											警。
								6	POE1 3	I	APT PWM 输出使能。
								7	CAPM 0_SR C	I	CAPM0 采样输入 信号。
N/A	N/A	135	PP3	COR E	-	YES	IOCM G_PP 3	0	GPIO 14_3	B	通用输入 输出。
								1	QDM3 _A	I	QDM3 采样输入信号。
								2	I2C2_ SCL	B	I2C2 总线 时钟。
								3	UART 7_RT SN	O	UART7 发送请求信号 (Request To Send) 。
								4	SMB1 _SPN DN	B	SMBUS1 总线暂停。
								6	POE1 4	I	APT PWM 输出使能。
								7	CAPM 1_SR C	I	CAPM1 采样输入

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
											信号。
N/A	N/A	136	PQ3	COR E	-	YES	IOCM G_PQ 3	0	GPIO 15_3	B	通用输入 输出。
								1	QDM3 _B	I	QDM3 采 样输入信 号。
								2	SMB2 _ALT N	B	SMBUS2 总线报 警。
								3	UART 7_TX D	B	UART7 发 送数据。
								4	I2C1_ SDA	B	I2C1 总线 数据/地 址。
								6	POE1 5	I	APT PWM 输 出使能。
								7	CAPM 2_SR C	I	CAPM2 采样输入 信号。
N/A	N/A	137	PQ4	COR E	-	YES	IOCM G_PQ 4	0	GPIO 15_4	B	通用输入 输出。
								2	SMB2 _SPN DN	B	SMBUS2 总线暂 停。
								3	UART 7_RX D	I	UART7 接 收数据。

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
								4	I2C1_ SCL	B	I2C1 总线 时钟。
								7	CAPM 0_SR C	I	CAPM0 采样输入 信号。
74	94	138	PC7	COR E	-	YES	IOCM G_PC 7	0	GPIO 2_7	B	通用输入 输出。
								1	UART 2_TX D	B	UART2 发 送数据。
								2	QSPI 0_CL K	O	QSPI 的 时钟信号
								3	SPI1_ CLK	B	SPI1 时钟 信号。
								4	SMB2 _ALT N	B	SMBUS2 总线报 警。
								5	QDM2 _IND EX	B	QDM2 采 样输入信 号。
								6	CAN_ FD0_ TX	O	CAN FD0 总线发送 数据。
								7	POE9	I	APT PWM 输 出使能。
75	95	139	PD0	COR E	-	YES	IOCM G_PD	0	GPIO 3_0	B	通用输入 输出。

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
							0	1	UART 2_RX D	I	UART2 接 收数据。
								2	QSPI 0_HO LDN	B	QSPI 的 数据位 3。
								3	SPI1_ MOSI	B	SPI1 发送 数据输 出。
								4	SMB2 _SPN DN	B	SMBUS2 总线暂 停。
								5	QDM2 _A	I	QDM2 采 样输入信 号。
								6	CAN_ FD0_ RX	I	CAN FD0 总线接收 数据。
								7	POE1 0	I	APT PWM 输 出使能。
76	96	140	PD1	COR E	-	YES	IOCM G_PD 1	0	GPIO 3_1	B	通用输入 输出。
								1	I2C2_ SDA	B	I2C2 总线 数据/地 址。
								2	QSPI 0_DIO	B	QSPI 的 数据位

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Default State	Support 5V Tolerance Input	IO Config Register	Function Description			
								Function Number	Signal Name	Direction	Description
											0。
								3	SPI1_MISO	B	SPI1 接收数据输入。
								4	CAN_FD1_TX	O	CAN FD1 总线发送数据。
								5	QDM2_B	I	QDM2 采样输入信号。
								6	GPT1_PWM	O	GPT PWM 输出信号。
								7	POE1_1	I	APT PWM 输出使能。
								10	PVD_TOGGLE	O	PMU 的 PVD 信号
77	97	141	PE4	CORE	-	YES	IOCM_G_PE4	0	GPIO_4_4	B	通用输入输出。
								1	I2C2_SCL	B	I2C2 总线时钟。
								2	QSPI_0_WP_N	B	QSPI 的数据位 2
								3	SPI1_CSN0	B	SPI1 片选信号 0, 低有效。

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
								4	CAN_ FD1_ RX	I	CAN FD1 总线接收 数据。
								5	SMB1 _ALT N	B	SMBUS1 总线报 警。
								6	GPT0 _PW M	O	GPT PWM 输 出信号。
								7	POE1 2	I	APT PWM 输 出使能。
78	98	142	PE5	COR E	-	YES	IOCM G_PE 5	0	GPIO 4_5	B	通用输入 输出。
								1	UART 1_TX D	B	UART1 发 送数据。
								2	QSPI 0_DOI	B	QSPI 的 数据位 1
								3	SPI1_ CSN1	B	SPI1 片选 信号 1, 低有效。
								4	UART 2_RT SN	O	UART2 发 送请求信 号 (Request To Send) 。
								5	I2C1_ 	B	I2C1 总线

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Default State	Support 5V Tolerance Input	IO Config Register	Function Description			
								Function Number	Signal Name	Direction	Description
									SDA		数据/地址。
								6	QDM3_IND EX	B	QDM3 采样输入信号。
								7	POE13	I	APT PWM 输出使能。
79	99	143	PF2	COR E	-	No	IOCM G_PF2	0	GPIO5_2	B	通用输入输出。
								1	UART1_RX D	I	UART1 数据接收。
								2	QSPI0_CS N0	O	QSPI 的片选信号0, 低有效
								4	UART2_CT SN	I	UART2 发送清除信号 (Clear To Send) 。
								5	I2C1_SCL	B	I2C1 总线时钟。
								6	QDM3_A	I	QDM3 采样输入信号。
								7	POE14	I	APT PWM 输

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
80	100	144	PF3	CORE	-	No	IOCM G_P F3				出使能。
								11	ADC0 _ANA _A7	I	ADC0_A7 通道模拟 输入信 号。
								0	GPIO 5_3	B	通用输入 输出。
								1	ACMP 0_OU T	O	ACMP 比 较结果输 出信号。
								2	QSPI 0_CS N1	O	QSPI 的 片选信号 1, 低有 效。
								3	UART 1_CT SN	I	UART1 发 送清除信 号 (Clear To Send) 。
								4	SMB1 _SPN DN	B	SMBUS1 总线暂 停。
								5	CAPM 2_SR C	I	CAPM2 采样输入 信号。
								6	QDM3 _B	I	QDM3 采 样输入信 号。

LQFP 80 Pin Num	LQFP 100 Pin Num	LQFP 144Pin Num	Pin Name	Pad Group	Pad Defau lt State	Supp ort 5V Toler ance Input	IO Confi g Regis ter	Function Description			
								Fun ctio n Nu mbe r	Signal Name	Dir ecti on	Descriptio n
								7	POE15	I	APT PWM 输 出使能。
								11	ADC0 _ANA _A6	I	ADC0_A6 通道模拟 输入信 号。
								12	ACMP 0_AN A_P0	I	ACMP0_ P0 通道模 拟输入信 号。
								13	ACMP 1_AN A_P2	I	ACMP1_ P2 通道模 拟输入信 号。

3.3 引脚功能表

引脚功能和复用关系请参考表 3-2。

表3-2 引脚复用信号描述列表

Interface	Signal Name	Description	Direc tion	Pin Name	Fun ction Num ber	IO Config Register
ACMP	ACMP0_OUT	ACMP 比较结果输出信号。	O	PC0	2	IOCMG_PC 0
				PD3	2	IOCMG_PD 3

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
				PF3	1	IOCMG_PF3
				PI5	2	IOCMG_PI5
				PQ5	1	IOCMG_PQ5
	ACMP1_OUT	ACMP 比较结果输出信号。	O	PC1	2	IOCMG_PC1
				PD3	3	IOCMG_PD3
				PI6	2	IOCMG_PI6
				PQ6	1	IOCMG_PQ6
	ACMP2_OUT	ACMP 比较结果输出信号。	O	PB3	3	IOCMG_PB3
				PE7	1	IOCMG_PE7
				PG7	2	IOCMG_PG7
				PH1	1	IOCMG_PH1
				PL6	1	IOCMG_PL6
	ACMP3_OUT	ACMP 比较结果输出信号。	O	PD2	3	IOCMG_PD2
				PE7	2	IOCMG_PE7
				PH0	2	IOCMG_PH0
				PH1	2	IOCMG_PH1
				PL7	1	IOCMG_PL7
	ACMP4_OUT	ACMP 比较结果输出信号。	O	PB4	2	IOCMG_PB4

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
				PF5	1	IOCMG_PF5
				PH2	2	IOCMG_PH2
				PR5	1	IOCMG_PR5
	ACMP5_OUT	ACMP 比较结果输出信号。	O	PB5	2	IOCMG_PB5
				PF5	2	IOCMG_PF5
				PH4	2	IOCMG_PH4
	ACMP6_OUT	ACMP 比较结果输出信号。	O	PG2	1	IOCMG_PG2
				PG4	1	IOCMG_PG4
				PH5	1	IOCMG_PH5
				PJ1	2	IOCMG_PJ1
	ACMP7_OUT	ACMP 比较结果输出信号。	O	PF4	1	IOCMG_PF4
				PG4	2	IOCMG_PG4
				PH6	1	IOCMG_PH6
				PJ2	2	IOCMG_PJ2
ADC	ADC0_STATUS	ADC0 状态测试信号。	O	PG1	8	IOCMG_PG1
	ADC1_STATUS	ADC1 状态测试信号。	O	PG2	8	IOCMG_PG2
	ADC2_STATUS	ADC2 状态测试信号。	O	PB4	4	IOCMG_PB4
	ADC3_STATUS	ADC3 状态测试信号。	O	PG0	4	IOCMG_PG0

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
	ADC_EXT_TRIG0	ADC 采样外部触发信号 0。	I	PC1	4	IOCMG_PC1
	ADC_EXT_TRIG1	ADC 采样外部触发信号 1。	I	PB3	4	IOCMG_PB3
	ADC_EXT_TRIG2	ADC 采样外部触发信号 2。	I	PB5	4	IOCMG_PB5
	ADC_EXT_TRIG3	ADC 采样外部触发信号 3。	I	PG1	4	IOCMG_PG1
AD_EXT_ACMP	AD_EXT_ACMP1	AD 外部输入的 ACMP1 结果。	I	PB2	5	IOCMG_PB2
				PG1	5	IOCMG_PG1
	AD_EXT_ACMP2	AD 外部输入的 ACMP2 结果。	I	PB3	5	IOCMG_PB3
				PG2	5	IOCMG_PG2
	AD_EXT_ACMP3	AD 外部输入的 ACMP3 结果。	I	PD2	5	IOCMG_PD2
				PF4	5	IOCMG_PF4
	AD_EXT_ACMP4	AD 外部输入的 ACMP4 结果。	I	PC1	5	IOCMG_PC1
				PF5	5	IOCMG_PF5
	AD_EXT_ACMP5	AD 外部输入的 ACMP5 结果。	I	PC2	5	IOCMG_PC2
				PC3	4	IOCMG_PC3
	AD_EXT_ACMP6	AD 外部输入的 ACMP6 结果。	I	PE6	5	IOCMG_PE6
				PG3	4	IOCMG_PG3
	AD_EXT_ACMP7	AD 外部输入的 ACMP7 结果。	I	PE7	5	IOCMG_PE7
				PG4	4	IOCMG_PG4

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
APT	APT0_PWM A	APT PWM A 相输出。	O	PD4	1	IOCMG_PD 4
	APT0_PWM B	APT PWM B 相输出。	O	PE1	1	IOCMG_PE 1
	APT10_PWM A	APT PWM A 相输出。	O	PI0	1	IOCMG_PI 0
	APT10_PWM B	APT PWM B 相输出。	O	PI2	1	IOCMG_PI 2
	APT11_PWM A	APT PWM A 相输出。	O	PJ5	1	IOCMG_PJ 5
	APT11_PWM B	APT PWM B 相输出。	O	PK2	1	IOCMG_PK 2
	APT12_PWM A	APT PWM A 相输出。	O	PK7	1	IOCMG_PK 7
	APT12_PWM B	APT PWM B 相输出。	O	PL1	1	IOCMG_PL 1
	APT13_PWM A	APT PWM A 相输出。	O	PL0	1	IOCMG_PL 0
	APT13_PWM B	APT PWM B 相输出。	O	PM2	1	IOCMG_P M2
	APT14_PWM A	APT PWM A 相输出。	O	PM3	1	IOCMG_P M3
	APT14_PWM B	APT PWM B 相输出。	O	PN1	1	IOCMG_PN 1
	APT15_PWM A	APT PWM A 相输出。	O	PN0	1	IOCMG_PN 0
	APT15_PWM B	APT PWM B 相输出。	O	PN2	1	IOCMG_PN 2
	APT1_PWM A	APT PWM A 相输出。	O	PD5	1	IOCMG_PD 5
	APT1_PWM B	APT PWM B 相输出。	O	PF6	1	IOCMG_PF 6
	APT2_PWM A	APT PWM A 相输出。	O	PE0	1	IOCMG_PE 0
	APT2_PWM B	APT PWM B 相输出。	O	PF7	1	IOCMG_PF 7

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
	APT3_PWM A	APT PWM A 相输出。	O	PG5	1	IOCMG_PG5
	APT3_PWM B	APT PWM B 相输出。	O	PB7	1	IOCMG_PB7
	APT4_PWM A	APT PWM A 相输出。	O	PG6	1	IOCMG_PG6
	APT4_PWM B	APT PWM B 相输出。	O	PF0	1	IOCMG_PF0
	APT5_PWM A	APT PWM A 相输出。	O	PB6	1	IOCMG_PB6
	APT5_PWM B	APT PWM B 相输出。	O	PF1	1	IOCMG_PF1
	APT6_PWM A	APT PWM A 相输出。	O	PC4	1	IOCMG_PC4
	APT6_PWM B	APT PWM B 相输出。	O	PD7	1	IOCMG_PD7
	APT7_PWM A	APT PWM A 相输出。	O	PC5	1	IOCMG_PC5
	APT7_PWM B	APT PWM B 相输出。	O	PE2	1	IOCMG_PE2
	APT8_PWM A	APT PWM A 相输出。	O	PD6	1	IOCMG_PD6
	APT8_PWM B	APT PWM B 相输出。	O	PE3	1	IOCMG_PE3
	APT9_PWM A	APT PWM A 相输出。	O	PH7	1	IOCMG_PH7
	APT9_PWM B	APT PWM B 相输出。	O	PI1	1	IOCMG_PI1
CANFD	CAN_FD0_RX	CAN FD0 总线接收数据。	I	PC4	4	IOCMG_PC4
				PD0	6	IOCMG_PD0
				PI3	4	IOCMG_PI3
				PJ4	1	IOCMG_PJ4

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
				PL1	2	IOCMG_PL1
				PL4	4	IOCMG_PL4
				PR0	4	IOCMG_PR0
	CAN_FD0_TX	CAN FD0 总线发送数据。	O	PC5	4	IOCMG_PC5
				PC7	6	IOCMG_PC7
				PI4	4	IOCMG_PI4
				PJ3	1	IOCMG_PJ3
				PL5	4	IOCMG_PL5
				PM2	2	IOCMG_PM2
				PQ7	4	IOCMG_PQ7
	CAN_FD1_RX	CAN FD1 总线接收数据。	I	PE4	4	IOCMG_PE4
				PG5	2	IOCMG_PG5
				PI2	7	IOCMG_PI2
				PJ6	4	IOCMG_PJ6
				PM6	4	IOCMG_PM6
				PN7	1	IOCMG_PN7
				PQ1	3	IOCMG_PQ1
	CAN_FD1_TX	CAN FD1 总线发送数据。	O	PD1	4	IOCMG_PD1

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
				PG6	2	IOCMG_PG6
				PI1	7	IOCMG_PI1
				PJ7	4	IOCMG_PJ7
				PM7	4	IOCMG_PM7
				PP0	1	IOCMG_PP0
				PQ2	3	IOCMG_PQ2
	CAN_FD2_RX	CAN FD2 总线接收数据。	I	PE3	7	IOCMG_PE3
				PI0	6	IOCMG_PI0
				PK3	4	IOCMG_PK3
				PM5	1	IOCMG_PM5
				PN1	2	IOCMG_PN1
				PR1	1	IOCMG_PR1
				PR7	2	IOCMG_PR7
	CAN_FD2_TX	CAN FD2 总线发送数据。	O	PE2	7	IOCMG_PE2
				PH7	6	IOCMG_PH7
				PK4	4	IOCMG_PK4
				PM4	1	IOCMG_PM4
				PN2	2	IOCMG_PN2

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
				PR2	1	IOCMG_PR2
				PR6	2	IOCMG_PR6
CAPM	CAPM0_SRC	CAPM0 采样输入信号。	I	PB2	7	IOCMG_PB2
				PB7	7	IOCMG_PB7
				PC2	7	IOCMG_PC2
				PC3	7	IOCMG_PC3
				PC4	7	IOCMG_PC4
				PE1	7	IOCMG_PE1
				PG0	7	IOCMG_PG0
				PH1	7	IOCMG_PH1
				PH2	7	IOCMG_PH2
				PH7	7	IOCMG_PH7
				PI5	7	IOCMG_PI5
				PK3	5	IOCMG_PK3
				PN7	7	IOCMG_PN7
				PP2	7	IOCMG_PP2
				PP7	7	IOCMG_PP7
				PQ4	7	IOCMG_PQ4

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
				PR1	7	IOCMG_PR1
				PR6	7	IOCMG_PR6
	CAPM1_SRC	CAPM1 采样输入信号。	I	PB3	7	IOCMG_PB3
				PC5	7	IOCMG_PC5
				PE6	7	IOCMG_PE6
				PF0	7	IOCMG_PF0
				PF6	7	IOCMG_PF6
				PG1	7	IOCMG_PG1
				PG3	7	IOCMG_PG3
				PH3	7	IOCMG_PH3
				PI0	7	IOCMG_PI0
				PI6	7	IOCMG_PI6
				PK4	5	IOCMG_PK4
				PK5	7	IOCMG_PK5
				PL6	7	IOCMG_PL6
				PP0	7	IOCMG_PP0
				PP3	7	IOCMG_PP3
				PQ7	7	IOCMG_PQ7

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
				PR2	7	IOCMG_PR2
				PR7	7	IOCMG_PR7
	CAPM2_SRC	CAPM2 采样输入信号。	I	PD2	7	IOCMG_PD2
				PD6	7	IOCMG_PD6
				PE7	7	IOCMG_PE7
				PF1	7	IOCMG_PF1
				PF3	5	IOCMG_PF3
				PF7	7	IOCMG_PF7
				PG2	7	IOCMG_PG2
				PG4	7	IOCMG_PG4
				PH4	7	IOCMG_PH4
				PK6	7	IOCMG_PK6
				PL7	7	IOCMG_PL7
				PP1	7	IOCMG_PP1
				PQ3	7	IOCMG_PQ3
				PQ5	7	IOCMG_PQ5
				PR0	7	IOCMG_PR0
				PR5	7	IOCMG_PR5

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
GPIO	GPIO0_0	通用输入输出。	B	PA0	0	IOCMG_PA0
	GPIO0_1	通用输入输出。	B	PA1	0	IOCMG_PA1
	GPIO0_2	通用输入输出。	B	PA2	0	IOCMG_PA2
	GPIO0_3	通用输入输出。	B	PA3	0	IOCMG_PA3
	GPIO0_4	通用输入输出。	B	PA4	0	IOCMG_PA4
	GPIO0_5	通用输入输出。	B	PA5	0	IOCMG_PA5
	GPIO0_6	通用输入输出。	B	PA6	0	IOCMG_PA6
	GPIO0_7	通用输入输出。	B	PA7	0	IOCMG_PA7
	GPIO10_0	通用输入输出。	B	PK0	0	IOCMG_PK0
	GPIO10_1	通用输入输出。	B	PK1	0	IOCMG_PK1
	GPIO10_2	通用输入输出。	B	PK2	0	IOCMG_PK2
	GPIO10_3	通用输入输出。	B	PK3	0	IOCMG_PK3
	GPIO10_4	通用输入输出。	B	PK4	0	IOCMG_PK4
	GPIO10_5	通用输入输出。	B	PK5	0	IOCMG_PK5
	GPIO10_6	通用输入输出。	B	PK6	0	IOCMG_PK6
	GPIO10_7	通用输入输出。	B	PK7	0	IOCMG_PK7
	GPIO11_0	通用输入输出。	B	PL0	0	IOCMG_PL0
	GPIO11_1	通用输入输出。	B	PL1	0	IOCMG_PL1

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
	GPIO11_2	通用输入输出。	B	PL2	0	IOCMG_PL2
	GPIO11_3	通用输入输出。	B	PL3	0	IOCMG_PL3
	GPIO11_4	通用输入输出。	B	PL4	0	IOCMG_PL4
	GPIO11_5	通用输入输出。	B	PL5	0	IOCMG_PL5
	GPIO11_6	通用输入输出。	B	PL6	0	IOCMG_PL6
	GPIO11_7	通用输入输出。	B	PL7	0	IOCMG_PL7
	GPIO12_0	通用输入输出。	B	PM0	0	IOCMG_PM0
	GPIO12_1	通用输入输出。	B	PM1	0	IOCMG_PM1
	GPIO12_2	通用输入输出。	B	PM2	0	IOCMG_PM2
	GPIO12_3	通用输入输出。	B	PM3	0	IOCMG_PM3
	GPIO12_4	通用输入输出。	B	PM4	0	IOCMG_PM4
	GPIO12_5	通用输入输出。	B	PM5	0	IOCMG_PM5
	GPIO12_6	通用输入输出。	B	PM6	0	IOCMG_PM6
	GPIO12_7	通用输入输出。	B	PM7	0	IOCMG_PM7
	GPIO13_0	通用输入输出。	B	PN0	0	IOCMG_PN0
	GPIO13_1	通用输入输出。	B	PN1	0	IOCMG_PN1
	GPIO13_2	通用输入输出。	B	PN2	0	IOCMG_PN2
	GPIO13_3	通用输入输出。	B	PN3	0	IOCMG_PN3

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
	GPIO13_4	通用输入输出。	B	PN4	0	IOCMG_PN4
	GPIO13_5	通用输入输出。	B	PN5	0	IOCMG_PN5
	GPIO13_6	通用输入输出。	B	PN6	0	IOCMG_PN6
	GPIO13_7	通用输入输出。	B	PN7	0	IOCMG_PN7
	GPIO14_0	通用输入输出。	B	PP0	0	IOCMG_PP0
	GPIO14_1	通用输入输出。	B	PP1	0	IOCMG_PP1
	GPIO14_2	通用输入输出。	B	PP2	0	IOCMG_PP2
	GPIO14_3	通用输入输出。	B	PP3	0	IOCMG_PP3
	GPIO14_4	通用输入输出。	B	PP4	0	IOCMG_PP4
	GPIO14_5	通用输入输出。	B	PP5	0	IOCMG_PP5
	GPIO14_6	通用输入输出。	B	PP6	0	IOCMG_PP6
	GPIO14_7	通用输入输出。	B	PP7	0	IOCMG_PP7
	GPIO15_0	通用输入输出。	B	PQ0	0	IOCMG_PQ0
	GPIO15_1	通用输入输出。	B	PQ1	0	IOCMG_PQ1
	GPIO15_2	通用输入输出。	B	PQ2	0	IOCMG_PQ2
	GPIO15_3	通用输入输出。	B	PQ3	0	IOCMG_PQ3
	GPIO15_4	通用输入输出。	B	PQ4	0	IOCMG_PQ4
	GPIO15_5	通用输入输出。	B	PQ5	0	IOCMG_PQ5

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
	GPIO15_6	通用输入输出。	B	PQ6	0	IOCMG_PQ6
	GPIO15_7	通用输入输出。	B	PQ7	0	IOCMG_PQ7
	GPIO16_0	通用输入输出。	B	PR0	0	IOCMG_PR0
	GPIO16_1	通用输入输出。	B	PR1	0	IOCMG_PR1
	GPIO16_2	通用输入输出。	B	PR2	0	IOCMG_PR2
	GPIO16_3	通用输入输出。	B	PR3	0	IOCMG_PR3
	GPIO16_4	通用输入输出。	B	PR4	0	IOCMG_PR4
	GPIO16_5	通用输入输出。	B	PR5	0	IOCMG_PR5
	GPIO16_6	通用输入输出。	B	PR6	0	IOCMG_PR6
	GPIO16_7	通用输入输出。	B	PR7	0	IOCMG_PR7
	GPIO1_0	通用输入输出。	B	PB0	0	IOCMG_PB0
	GPIO1_1	通用输入输出。	B	PB1	0	IOCMG_PB1
	GPIO1_2	通用输入输出。	B	PB2	0	IOCMG_PB2
	GPIO1_3	通用输入输出。	B	PB3	0	IOCMG_PB3
	GPIO1_4	通用输入输出。	B	PB4	0	IOCMG_PB4
	GPIO1_5	通用输入输出。	B	PB5	0	IOCMG_PB5
	GPIO1_6	通用输入输出。	B	PB6	0	IOCMG_PB6
	GPIO1_7	通用输入输出。	B	PB7	0	IOCMG_PB7

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
	GPIO2_0	通用输入输出。	B	PC0	0	IOCMG_PC0
	GPIO2_1	通用输入输出。	B	PC1	0	IOCMG_PC1
	GPIO2_2	通用输入输出。	B	PC2	0	IOCMG_PC2
	GPIO2_3	通用输入输出。	B	PC3	0	IOCMG_PC3
	GPIO2_4	通用输入输出。	B	PC4	0	IOCMG_PC4
	GPIO2_5	通用输入输出。	B	PC5	0	IOCMG_PC5
	GPIO2_6	通用输入输出。	B	PC6	0	IOCMG_PC6
	GPIO2_7	通用输入输出。	B	PC7	0	IOCMG_PC7
	GPIO3_0	通用输入输出。	B	PD0	0	IOCMG_PD0
	GPIO3_1	通用输入输出。	B	PD1	0	IOCMG_PD1
	GPIO3_2	通用输入输出。	B	PD2	0	IOCMG_PD2
	GPIO3_3	通用输入输出。	B	PD3	0	IOCMG_PD3
	GPIO3_4	通用输入输出。	B	PD4	0	IOCMG_PD4
	GPIO3_5	通用输入输出。	B	PD5	0	IOCMG_PD5
	GPIO3_6	通用输入输出。	B	PD6	0	IOCMG_PD6
	GPIO3_7	通用输入输出。	B	PD7	0	IOCMG_PD7
	GPIO4_0	通用输入输出。	B	PE0	0	IOCMG_PE0
	GPIO4_1	通用输入输出。	B	PE1	0	IOCMG_PE1

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
	GPIO4_2	通用输入输出。	B	PE2	0	IOCMG_PE2
	GPIO4_3	通用输入输出。	B	PE3	0	IOCMG_PE3
	GPIO4_4	通用输入输出。	B	PE4	0	IOCMG_PE4
	GPIO4_5	通用输入输出。	B	PE5	0	IOCMG_PE5
	GPIO4_6	通用输入输出。	B	PE6	0	IOCMG_PE6
	GPIO4_7	通用输入输出。	B	PE7	0	IOCMG_PE7
	GPIO5_0	通用输入输出。	B	PF0	0	IOCMG_PF0
	GPIO5_1	通用输入输出。	B	PF1	0	IOCMG_PF1
	GPIO5_2	通用输入输出。	B	PF2	0	IOCMG_PF2
	GPIO5_3	通用输入输出。	B	PF3	0	IOCMG_PF3
	GPIO5_4	通用输入输出。	B	PF4	0	IOCMG_PF4
	GPIO5_5	通用输入输出。	B	PF5	0	IOCMG_PF5
	GPIO5_6	通用输入输出。	B	PF6	0	IOCMG_PF6
	GPIO5_7	通用输入输出。	B	PF7	0	IOCMG_PF7
	GPIO6_0	通用输入输出。	B	PG0	0	IOCMG_PG0
	GPIO6_1	通用输入输出。	B	PG1	0	IOCMG_PG1
	GPIO6_2	通用输入输出。	B	PG2	0	IOCMG_PG2
	GPIO6_3	通用输入输出。	B	PG3	0	IOCMG_PG3

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
	GPIO6_4	通用输入输出。	B	PG4	0	IOCMG_PG4
	GPIO6_5	通用输入输出。	B	PG5	0	IOCMG_PG5
	GPIO6_6	通用输入输出。	B	PG6	0	IOCMG_PG6
	GPIO6_7	通用输入输出。	B	PG7	0	IOCMG_PG7
	GPIO7_0	通用输入输出。	B	PH0	0	IOCMG_PH0
	GPIO7_1	通用输入输出。	B	PH1	0	IOCMG_PH1
	GPIO7_2	通用输入输出。	B	PH2	0	IOCMG_PH2
	GPIO7_3	通用输入输出。	B	PH3	0	IOCMG_PH3
	GPIO7_4	通用输入输出。	B	PH4	0	IOCMG_PH4
	GPIO7_5	通用输入输出。	B	PH5	0	IOCMG_PH5
	GPIO7_6	通用输入输出。	B	PH6	0	IOCMG_PH6
	GPIO7_7	通用输入输出。	B	PH7	0	IOCMG_PH7
	GPIO8_0	通用输入输出。	B	PI0	0	IOCMG_PI0
	GPIO8_1	通用输入输出。	B	PI1	0	IOCMG_PI1
	GPIO8_2	通用输入输出。	B	PI2	0	IOCMG_PI2
	GPIO8_3	通用输入输出。	B	PI3	0	IOCMG_PI3
	GPIO8_4	通用输入输出。	B	PI4	0	IOCMG_PI4
	GPIO8_5	通用输入输出。	B	PI5	0	IOCMG_PI5

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
	GPIO8_6	通用输入输出。	B	PI6	0	IOCMG_PI6
	GPIO8_7	通用输入输出。	B	PI7	0	IOCMG_PI7
	GPIO9_0	通用输入输出。	B	PJ0	0	IOCMG_PJ0
	GPIO9_1	通用输入输出。	B	PJ1	0	IOCMG_PJ1
	GPIO9_2	通用输入输出。	B	PJ2	0	IOCMG_PJ2
	GPIO9_3	通用输入输出。	B	PJ3	0	IOCMG_PJ3
	GPIO9_4	通用输入输出。	B	PJ4	0	IOCMG_PJ4
	GPIO9_5	通用输入输出。	B	PJ5	0	IOCMG_PJ5
	GPIO9_6	通用输入输出。	B	PJ6	0	IOCMG_PJ6
	GPIO9_7	通用输入输出。	B	PJ7	0	IOCMG_PJ7
GPT	GPT0_PWM	GPT PWM 输出信号。	O	PA5	5	IOCMG_PA5
				PA7	5	IOCMG_PA7
				PB6	7	IOCMG_PB6
				PC0	7	IOCMG_PC0
				PC3	5	IOCMG_PC3
				PD4	5	IOCMG_PD4
				PD7	7	IOCMG_PD7
				PE0	5	IOCMG_PE0

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
				PE4	6	IOCMG_PE4
				PF0	5	IOCMG_PF0
				PF4	7	IOCMG_PF4
				PH0	5	IOCMG_PH0
				PH3	6	IOCMG_PH3
				PI1	5	IOCMG_PI1
				PI3	6	IOCMG_PI3
				PJ1	5	IOCMG_PJ1
				PJ3	5	IOCMG_PJ3
				PJ5	5	IOCMG_PJ5
				PJ6	6	IOCMG_PJ6
				PK2	5	IOCMG_PK2
				PL2	5	IOCMG_PL2
				PM6	6	IOCMG_PM6
				PN4	6	IOCMG_PN4
				PN5	7	IOCMG_PN5
				PN7	5	IOCMG_PN7
				PP4	7	IOCMG_PP4

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
				PP6	5	IOCMG_PP6
				PQ1	5	IOCMG_PQ1
				PQ7	5	IOCMG_PQ7
				PR1	6	IOCMG_PR1
				PR3	6	IOCMG_PR3
				PR6	5	IOCMG_PR6
	GPT1_PWM	GPT PWM 输出信号。	O	PA6	5	IOCMG_PA6
				PB7	5	IOCMG_PB7
				PC1	7	IOCMG_PC1
				PD1	6	IOCMG_PD1
				PD5	5	IOCMG_PD5
				PE1	5	IOCMG_PE1
				PE2	5	IOCMG_PE2
				PF1	5	IOCMG_PF1
				PF5	7	IOCMG_PF5
				PG4	5	IOCMG_PG4
				PH1	5	IOCMG_PH1
				PH4	6	IOCMG_PH4

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
				PI2	5	IOCMG_PI2
				PI4	6	IOCMG_PI4
				PJ2	5	IOCMG_PJ2
				PJ4	5	IOCMG_PJ4
				PJ7	6	IOCMG_PJ7
				PL3	5	IOCMG_PL3
				PM7	6	IOCMG_PM7
				PN6	7	IOCMG_PN6
				PP0	5	IOCMG_PP0
				PP5	7	IOCMG_PP5
				PP7	5	IOCMG_PP7
				PQ2	5	IOCMG_PQ2
				PR0	5	IOCMG_PR0
				PR2	6	IOCMG_PR2
				PR4	6	IOCMG_PR4
				PR5	5	IOCMG_PR5
				PR7	5	IOCMG_PR7
I2C	I2C0_SCL	I2C0 总线时钟。	B	PA6	3	IOCMG_PA6

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
				PB3	2	IOCMG_PB3
				PD4	2	IOCMG_PD4
				PL1	3	IOCMG_PL1
				PN6	1	IOCMG_PN6
				PN7	3	IOCMG_PN7
				PR1	2	IOCMG_PR1
				PR4	2	IOCMG_PR4
	I2C0_SDA	I2C0 总线数据/地址。	B	PA5	3	IOCMG_PA5
				PB2	2	IOCMG_PB2
				PD5	2	IOCMG_PD5
				PM2	3	IOCMG_PM2
				PN5	1	IOCMG_PN5
				PP0	3	IOCMG_PP0
				PR2	2	IOCMG_PR2
				PR3	2	IOCMG_PR3
	I2C1_SCL	I2C1 总线时钟。	B	PB6	3	IOCMG_PB6
				PE6	2	IOCMG_PE6
				PF2	5	IOCMG_PF2

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
				PH3	1	IOCMG_PH3
				PM1	1	IOCMG_PM1
				PM7	2	IOCMG_PM7
				PQ1	4	IOCMG_PQ1
				PQ4	4	IOCMG_PQ4
	I2C1_SDA	I2C1 总线数据/地址。	B	PB7	3	IOCMG_PB7
				PC2	2	IOCMG_PC2
				PE5	5	IOCMG_PE5
				PH2	1	IOCMG_PH2
				PM0	1	IOCMG_PM0
				PM6	2	IOCMG_PM6
				PQ2	4	IOCMG_PQ2
				PQ3	4	IOCMG_PQ3
	I2C2_SCL	I2C2 总线时钟。	B	PE4	1	IOCMG_PE4
				PG1	2	IOCMG_PG1
				PI1	4	IOCMG_PI1
				PK1	1	IOCMG_PK1
				PL5	2	IOCMG_PL5

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
				PP3	2	IOCMG_PP3
				PR0	2	IOCMG_PR0
				PR7	4	IOCMG_PR7
	I2C2_SDA	I2C2 总线数据/地址。	B	PD1	1	IOCMG_PD1
				PG0	2	IOCMG_PG0
				PI2	4	IOCMG_PI2
				PK0	1	IOCMG_PK0
				PL4	2	IOCMG_PL4
				PP2	2	IOCMG_PP2
				PQ7	2	IOCMG_PQ7
				PR6	4	IOCMG_PR6
JTAG	JTAG_TCK	JTAG 时钟输入/SWDCK。	I	PA0	1	IOCMG_PA0
	JTAG_TDI	JTAG 输入数据。	I	PA6	1	IOCMG_PA6
	JTAG_TDO	JTAG 输出数据。	O	PA5	1	IOCMG_PA5
	JTAG_TMS	JTAG 模式选择输入/SWDIO。	B	PA1	1	IOCMG_PA1
	JTAG_TRSTN	JTAG 复位信号。	I	PA7	1	IOCMG_PA7
POE	POE0	APT PWM 输出使能。	I	PB2	6	IOCMG_PB2
				PG0	6	IOCMG_PG0

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
				PH0	6	IOCMG_PH0
				PJ1	6	IOCMG_PJ1
	POE1	APT PWM 输出使能。	I	PB3	6	IOCMG_PB3
				PE7	6	IOCMG_PE7
				PG1	6	IOCMG_PG1
				PH1	6	IOCMG_PH1
				PJ2	6	IOCMG_PJ2
	POE10	APT PWM 输出使能。	I	PA7	6	IOCMG_PA7
				PC4	6	IOCMG_PC4
				PD0	7	IOCMG_PD0
				PE0	6	IOCMG_PE0
				PL1	6	IOCMG_PL1
				PM4	6	IOCMG_PM4
				PM6	7	IOCMG_PM6
				PN0	6	IOCMG_PN0
	POE11	APT PWM 输出使能。	I	PC5	6	IOCMG_PC5
				PD1	7	IOCMG_PD1
				PE1	6	IOCMG_PE1

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
				PI4	7	IOCMG_PI4
				PM2	6	IOCMG_PM2
				PM5	6	IOCMG_PM5
				PM7	7	IOCMG_PM7
				PN1	6	IOCMG_PN1
	POE12	APT PWM 输出使能。	I	PB6	6	IOCMG_PB6
				PD6	6	IOCMG_PD6
				PE4	7	IOCMG_PE4
				PJ6	7	IOCMG_PJ6
				PN2	6	IOCMG_PN2
				PN3	7	IOCMG_PN3
				PN7	6	IOCMG_PN7
	POE13	APT PWM 输出使能。	I	PB7	6	IOCMG_PB7
				PD7	6	IOCMG_PD7
				PE5	7	IOCMG_PE5
				PJ7	7	IOCMG_PJ7
				PN4	7	IOCMG_PN4
				PP0	6	IOCMG_PP0

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
	POE14	APT PWM 输出使能。	I	PP2	6	IOCMG_PP2
				PE2	6	IOCMG_PE2
				PF0	6	IOCMG_PF0
				PF2	7	IOCMG_PF2
				PK3	7	IOCMG_PK3
				PP1	6	IOCMG_PP1
				PP3	6	IOCMG_PP3
	POE15	APT PWM 输出使能。	I	PE3	6	IOCMG_PE3
				PF1	6	IOCMG_PF1
				PF3	7	IOCMG_PF3
				PK4	7	IOCMG_PK4
				PQ0	6	IOCMG_PQ0
				PQ3	6	IOCMG_PQ3
	POE2	APT PWM 输出使能。	I	PB4	6	IOCMG_PB4
				PD2	6	IOCMG_PD2
				PG2	6	IOCMG_PG2
				PP4	6	IOCMG_PP4
	POE3	APT PWM 输出使能。	I	PB5	6	IOCMG_PB5

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
				PD3	6	IOCMG_PD3
				PP5	6	IOCMG_PP5
				PQ5	6	IOCMG_PQ5
				PR5	6	IOCMG_PR5
	POE4	APT PWM 输出使能。	I	PC0	6	IOCMG_PC0
				PC3	6	IOCMG_PC3
				PK5	6	IOCMG_PK5
				PM0	6	IOCMG_PM0
				PQ6	6	IOCMG_PQ6
	POE5	APT PWM 输出使能。	I	PC1	6	IOCMG_PC1
				PF5	6	IOCMG_PF5
				PG3	6	IOCMG_PG3
				PI1	6	IOCMG_PI1
				PK6	6	IOCMG_PK6
				PM1	6	IOCMG_PM1
	POE6	APT PWM 输出使能。	I	PC2	6	IOCMG_PC2
				PG4	6	IOCMG_PG4
				PI2	6	IOCMG_PI2

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
				PI7	6	IOCMG_PI7
				PJ3	6	IOCMG_PJ3
				PN5	6	IOCMG_PN5
				PQ7	6	IOCMG_PQ7
	POE7	APT PWM 输出使能。	I	PE6	6	IOCMG_PE6
				PH5	6	IOCMG_PH5
				PJ0	6	IOCMG_PJ0
				PJ4	6	IOCMG_PJ4
				PK2	6	IOCMG_PK2
				PN6	6	IOCMG_PN6
				PR0	6	IOCMG_PR0
	POE8	APT PWM 输出使能。	I	PA5	6	IOCMG_PA5
				PD4	6	IOCMG_PD4
				PK0	6	IOCMG_PK0
				PK7	6	IOCMG_PK7
				PL2	6	IOCMG_PL2
				PL4	7	IOCMG_PL4
				PR6	6	IOCMG_PR6

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
	POE9	APT PWM 输出使能。	I	PA6	6	IOCMG_PA6
				PC7	7	IOCMG_PC7
				PD5	6	IOCMG_PD5
				PK1	6	IOCMG_PK1
				PL0	6	IOCMG_PL0
				PL3	6	IOCMG_PL3
				PL5	7	IOCMG_PL5
				PR7	6	IOCMG_PR7
DEBUG	PVD_TOGGLE	PMU 的 PVD 信号	O	PD1	10	IOCMG_PD1
QDM	QDM0_A	QDM0 采样输入信号。	I	PC5	3	IOCMG_PC5
				PF0	2	IOCMG_PF0
				PG3	3	IOCMG_PG3
				PQ7	3	IOCMG_PQ7
	QDM0_B	QDM0 采样输入信号。	I	PD6	3	IOCMG_PD6
				PF1	2	IOCMG_PF1
				PG4	3	IOCMG_PG4
				PR0	3	IOCMG_PR0
	QDM0_INDEX	QDM0 采样输入信号。	B	PB7	2	IOCMG_PB7

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
				PC3	3	IOCMG_PC3
				PC4	3	IOCMG_PC4
				PK7	3	IOCMG_PK7
	QDM1_A	QDM1 采样输入信号。	I	PB4	3	IOCMG_PB4
				PE2	3	IOCMG_PE2
				PI1	3	IOCMG_PI1
	QDM1_B	QDM1 采样输入信号。	I	PB5	3	IOCMG_PB5
				PE3	3	IOCMG_PE3
				PI2	3	IOCMG_PI2
	QDM1_IND EX	QDM1 采样输入信号。	B	PD7	3	IOCMG_PD7
				PF5	4	IOCMG_PF5
				PI0	3	IOCMG_PI0
				PJ2	3	IOCMG_PJ2
				PJ5	3	IOCMG_PJ5
	QDM2_A	QDM2 采样输入信号。	I	PA7	7	IOCMG_PA7
				PD0	5	IOCMG_PD0
				PD5	3	IOCMG_PD5
				PE6	3	IOCMG_PE6

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
				PI4	1	IOCMG_PI4
				PK0	3	IOCMG_PK0
				PP0	2	IOCMG_PP0
	QDM2_B	QDM2 采样输入信号。	I	PB1	7	IOCMG_PB1
				PD1	5	IOCMG_PD1
				PE0	3	IOCMG_PE0
				PE7	3	IOCMG_PE7
				PJ6	1	IOCMG_PJ6
				PK1	3	IOCMG_PK1
				PP1	2	IOCMG_PP1
	QDM2_INDEXT	QDM2 采样输入信号。	B	PC2	3	IOCMG_PC2
				PC6	7	IOCMG_PC6
				PC7	5	IOCMG_PC7
				PD4	3	IOCMG_PD4
				PI3	1	IOCMG_PI3
				PJ4	3	IOCMG_PJ4
				PN7	2	IOCMG_PN7
	QDM3_A	QDM3 采样输入信号。	I	PF2	6	IOCMG_PF2

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
				PF6	3	IOCMG_P F6
				PG1	3	IOCMG_P G1
				PK3	1	IOCMG_P K3
				PP3	1	IOCMG_P P3
				PQ1	2	IOCMG_P Q1
	QDM3_B	QDM3 采样输入信号。	I	PF3	6	IOCMG_P F3
				PF7	3	IOCMG_P F7
				PG2	3	IOCMG_P G2
				PK4	1	IOCMG_P K4
				PQ2	2	IOCMG_P Q2
				PQ3	1	IOCMG_P Q3
	QDM3_IND EX	QDM3 采样输入信号。	B	PE1	3	IOCMG_P E1
				PE5	6	IOCMG_P E5
				PG0	3	IOCMG_P G0
				PJ7	1	IOCMG_P J7
				PP2	1	IOCMG_P P2
				PQ0	2	IOCMG_P Q0
QSPI	QSPI0_CLK	QSPI 的时钟信号。	O	PC7	2	IOCMG_P C7

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
				PI3	2	IOCMG_PI3
	QSPI0_CSN0	QSPI 的片选信号 0, 低有效。	O	PF2	2	IOCMG_PF2
				PK4	2	IOCMG_PK4
	QSPI0_CSN1	QSPI 的片选信号 1, 低有效。	O	PF3	2	IOCMG_PF3
				PN4	2	IOCMG_PN4
				PR4	5	IOCMG_PR4
	QSPI0_DIO	QSPI 的数据位 0。	B	PD1	2	IOCMG_PD1
				PJ6	2	IOCMG_PJ6
	QSPI0_DOI	QSPI 的数据位 1。	B	PE5	2	IOCMG_PE5
				PK3	2	IOCMG_PK3
	QSPI0_HOLDN	QSPI 的数据位 3。	B	PD0	2	IOCMG_PD0
				PI4	2	IOCMG_PI4
	QSPI0_WP_N	QSPI 的数据位 2。	B	PE4	2	IOCMG_PE4
				PJ7	2	IOCMG_PJ7
SYS	RESETN	芯片硬件复位输入, 低有效。	B	PA2	1	IOCMG_PA2
I2C	SMB0_ALTN	SMBUS0 总线报警。	B	PA3	3	IOCMG_PA3
				PA5	7	IOCMG_PA5
				PD2	2	IOCMG_PD2

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
				PE0	2	IOCMG_PE0
				PM3	3	IOCMG_PM3
	SMB0_SPNDN	SMBUS0 总线暂停。	B	PA4	3	IOCMG_PA4
				PA6	7	IOCMG_PA6
				PD3	5	IOCMG_PD3
				PE1	2	IOCMG_PE1
				PN0	3	IOCMG_PN0
	SMB1_ALTN	SMBUS1 总线报警。	B	PC0	3	IOCMG_PC0
				PE4	5	IOCMG_PE4
				PG6	3	IOCMG_PG6
				PN3	3	IOCMG_PN3
				PP2	4	IOCMG_PP2
	SMB1_SPNDN	SMBUS1 总线暂停。	B	PC1	3	IOCMG_PC1
				PF3	4	IOCMG_PF3
				PG5	3	IOCMG_PG5
				PN4	3	IOCMG_PN4
				PP3	4	IOCMG_PP3
	SMB2_ALTN	SMBUS2 总线报警。	B	PC7	4	IOCMG_PC7

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
				PF4	3	IOCMG_PF4
				PH7	5	IOCMG_PH7
				PQ3	2	IOCMG_PQ3
				PR2	5	IOCMG_PR2
	SMB2_SPNDN	SMBUS2 总线暂停。	B	PD0	4	IOCMG_PD0
				PF5	3	IOCMG_PF5
				PI0	5	IOCMG_PI0
				PQ4	2	IOCMG_PQ4
				PR1	5	IOCMG_PR1
	SPI	SPI0_CLK	SPI0 时钟信号。	B	PE2	2
PM5					2	IOCMG_PM5
SPI0_CSN0		SPI0 片选信号 0, 低有效。	B	PC5	2	IOCMG_PC5
				PL2	2	IOCMG_PL2
SPI0_CSN1		SPI0 片选信号 1, 低有效。	B	PE3	2	IOCMG_PE3
				PK2	2	IOCMG_PK2
SPI0_MISO		SPI0 接收数据输入。	B	PD7	2	IOCMG_PD7
				PL3	2	IOCMG_PL3
SPI0_MOSI		SPI0 发送数据输出。	B	PD6	2	IOCMG_PD6

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
				PM4	2	IOCMG_PM4
	SPI1_CLK	SPI1 时钟信号。	B	PC7	3	IOCMG_PC7
				PK3	3	IOCMG_PK3
	SPI1_CSN0	SPI1 片选信号 0, 低有效。	B	PE4	3	IOCMG_PE4
				PK4	3	IOCMG_PK4
	SPI1_CSN1	SPI1 片选信号 1, 低有效。	B	PE5	3	IOCMG_PE5
				PI4	3	IOCMG_PI4
	SPI1_MISO	SPI1 接收数据输入。	B	PD1	3	IOCMG_PD1
				PJ7	3	IOCMG_PJ7
	SPI1_MOSI	SPI1 发送数据输出。	B	PD0	3	IOCMG_PD0
				PJ6	3	IOCMG_PJ6
	SPI2_CLK	SPI2 时钟信号。	B	PI0	2	IOCMG_PI0
				PK0	2	IOCMG_PK0
	SPI2_CSN0	SPI2 片选信号 0, 低有效。	B	PH7	2	IOCMG_PH7
				PK1	2	IOCMG_PK1
	SPI2_CSN1	SPI2 片选信号 1, 低有效。	B	PC4	2	IOCMG_PC4
				PJ5	2	IOCMG_PJ5
	SPI2_MISO	SPI2 接收数据输入。	B	PI2	2	IOCMG_PI2

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
	SPI2_MOSI	SPI2 发送数据输出。	B	PJ4	2	IOCMG_PJ4
				PI1	2	IOCMG_PI1
				PJ3	2	IOCMG_PJ3
SYS	SYS_RSTN_OUT	系统复位输出。 0: 复位; 1: 撤销复位。	O	PA0	10	IOCMG_PA0
	TEST_CLK	测试时钟输出。	O	PG3	5	IOCMG_PG3
UART	UART0_CTSN	UART0 发送清除信号 (Clear To Send) 。	I	PB1	3	IOCMG_PB1
				PF1	4	IOCMG_PF1
				PP1	3	IOCMG_PP1
				PR4	4	IOCMG_PR4
	UART0_RT SN	UART0 发送请求信号 (Request To Send) 。	O	PC6	3	IOCMG_PC6
				PF0	4	IOCMG_PF0
				PQ0	3	IOCMG_PQ0
				PR3	4	IOCMG_PR3
	UART0_RXD	UART0 接收数据。	I	PA4	2	IOCMG_PA4
				PA7	2	IOCMG_PA7
				PB6	5	IOCMG_PB6
				PC4	5	IOCMG_PC4

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
				PC6	1	IOCMG_PC6
				PQ1	1	IOCMG_PQ1
	UART0_TXD	UART0 发送数据。	B	PA3	2	IOCMG_PA3
				PB1	1	IOCMG_PB1
				PC5	5	IOCMG_PC5
				PG6	5	IOCMG_PG6
				PQ2	1	IOCMG_PQ2
	UART1_CTSN	UART1 发送清除信号 (Clear To Send) 。	I	PD2	4	IOCMG_PD2
				PF3	3	IOCMG_PF3
				PK0	5	IOCMG_PK0
				PL0	4	IOCMG_PL0
				PQ1	6	IOCMG_PQ1
				PR1	4	IOCMG_PR1
	UART1_RTSN	UART1 发送请求信号 (Request To Send) 。	O	PB2	3	IOCMG_PB2
				PD3	4	IOCMG_PD3
				PK1	5	IOCMG_PK1
				PK7	4	IOCMG_PK7
				PQ2	6	IOCMG_PQ2

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
	UART1_RXD	UART1 数据接收。	I	PR2	4	IOCMG_PR2
				PB3	1	IOCMG_PB3
				PF2	1	IOCMG_PF2
				PJ4	4	IOCMG_PJ4
				PP1	1	IOCMG_PP1
				PP7	1	IOCMG_PP7
	UART1_TXD	UART1 发送数据。	B	PB2	1	IOCMG_PB2
				PE5	1	IOCMG_PE5
				PJ3	4	IOCMG_PJ3
				PP6	1	IOCMG_PP6
				PQ0	1	IOCMG_PQ0
	UART2_CTSN	UART2 发送清除信号 (Clear To Send) 。	I	PB6	4	IOCMG_PB6
				PC2	4	IOCMG_PC2
				PF2	4	IOCMG_PF2
				PP7	4	IOCMG_PP7
				PQ1	7	IOCMG_PQ1
	UART2_RTSN	UART2 发送请求信号 (Request To Send) 。	O	PB7	4	IOCMG_PB7
				PE5	4	IOCMG_PE5

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
				PE6	4	IOCMG_PE6
				PP6	4	IOCMG_PP6
				PQ2	7	IOCMG_PQ2
	UART2_RXD	UART2 接收数据。	I	PC1	1	IOCMG_PC1
				PD0	1	IOCMG_PD0
				PF1	3	IOCMG_PF1
				PR0	1	IOCMG_PR0
				PR7	1	IOCMG_PR7
	UART2_TXD	UART2 发送数据。	B	PC0	1	IOCMG_PC0
				PC7	1	IOCMG_PC7
				PF0	3	IOCMG_PF0
				PQ7	1	IOCMG_PQ7
				PR6	1	IOCMG_PR6
	UART3_CTSN	UART3 发送清除信号 (Clear To Send) 。	I	PD6	5	IOCMG_PD6
				PG2	4	IOCMG_PG2
				PG7	1	IOCMG_PG7
				PR4	7	IOCMG_PR4
	UART3_RTSN	UART3 发送请求信号 (Request	O	PD7	5	IOCMG_PD7

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
		To Send) 。		PF4	4	IOCMG_PF4
				PH0	1	IOCMG_PH0
				PR3	7	IOCMG_PR3
	UART3_RXD	UART3 数据接收。	I	PC6	2	IOCMG_PC6
				PE6	1	IOCMG_PE6
				PG1	1	IOCMG_PG1
				PI0	4	IOCMG_PI0
	UART3_TXD	UART3 发送数据。	B	PB1	2	IOCMG_PB1
				PC2	1	IOCMG_PC2
				PG0	1	IOCMG_PG0
				PH7	4	IOCMG_PH7
	UART4_CTSN	UART4 发送清除信号 (Clear To Send) 。	I	PC3	1	IOCMG_PC3
				PC6	4	IOCMG_PC6
				PM4	4	IOCMG_PM4
	UART4_RTSN	UART4 发送请求信号 (Request To Send) 。	O	PB1	4	IOCMG_PB1
				PG3	1	IOCMG_PG3
				PM5	4	IOCMG_PM5
	UART4_RXD	UART4 接收数据。	I	PA6	2	IOCMG_PA6

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
				PB5	1	IOCMG_PB5
				PK6	1	IOCMG_PK6
				PL3	3	IOCMG_PL3
				PR4	1	IOCMG_PR4
	UART4_TXD	UART4 发送数据。	B	PA5	2	IOCMG_PA5
				PB4	1	IOCMG_PB4
				PK5	1	IOCMG_PK5
				PL2	3	IOCMG_PL2
				PR3	1	IOCMG_PR3
	UART5_CTSN	UART5 发送清除信号 (Clear To Send) 。	I	PB4	5	IOCMG_PB4
				PD6	4	IOCMG_PD6
				PL1	4	IOCMG_PL1
				PL2	4	IOCMG_PL2
	UART5_RTSN	UART5 发送请求信号 (Request To Send) 。	O	PB5	5	IOCMG_PB5
				PD7	4	IOCMG_PD7
				PL3	4	IOCMG_PL3
				PM2	4	IOCMG_PM2
	UART5_RXD	UART5 接收数据。	I	PE3	4	IOCMG_PE3

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
				PG3	2	IOCMG_PG3
				PL0	2	IOCMG_PL0
				PL5	1	IOCMG_PL5
				PM5	3	IOCMG_PM5
	UART5_TXD	UART5 发送数据。	B	PC3	2	IOCMG_PC3
				PE2	4	IOCMG_PE2
				PK7	2	IOCMG_PK7
				PL4	1	IOCMG_PL4
				PM4	3	IOCMG_PM4
	UART6_CTSN	UART6 发送清除信号 (Clear To Send) 。	I	PJ6	5	IOCMG_PJ6
				PL4	3	IOCMG_PL4
				PN1	3	IOCMG_PN1
	UART6_RTSN	UART6 发送请求信号 (Request To Send) 。	O	PJ7	5	IOCMG_PJ7
				PL5	3	IOCMG_PL5
				PN2	3	IOCMG_PN2
	UART6_RXD	UART6 接收数据。	I	PJ0	2	IOCMG_PJ0
				PK4	6	IOCMG_PK4
				PM7	1	IOCMG_PM7

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
		UART6 发送数据。	B	PN0	2	IOCMG_PN0
				PI7	2	IOCMG_PI7
				PK3	6	IOCMG_PK3
				PM3	2	IOCMG_PM3
	UART6_TXD			PM6	1	IOCMG_PM6
				PJ3	7	IOCMG_PJ3
					3	IOCMG_PM6
	UART7_CTSN	UART7 发送清除信号 (Clear To Send) 。	I	PP2	3	IOCMG_PP2
				PJ4	7	IOCMG_PJ4
					3	IOCMG_PM7
	UART7_RTSN	UART7 发送请求信号 (Request To Send) 。	O	PP3	3	IOCMG_PP3
				PI3	5	IOCMG_PI3
					4	IOCMG_PK1
	UART7_RXD	UART7 接收数据。	I	PN4	1	IOCMG_PN4
				PQ4	3	IOCMG_PQ4
	UART7_TXD	UART7 发送数据。	B	PI4	5	IOCMG_PI4
				PK0	4	IOCMG_PK0
				PN3	1	IOCMG_PN3

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
				PQ3	3	IOCMG_PQ3
SYS	UPDATE_MODE	系统升级标志，芯片上电锁存。 0 : NORMAL_MODE; 1 : UPDATE_MODE。	I	PB0	1	IOCMG_PB0
WAKEUP	WAKEUP0	deep sleep 唤醒信号。	I	PA6	4	IOCMG_PA6
	WAKEUP1	deep sleep 唤醒信号。	I	PA7	4	IOCMG_PA7
	WAKEUP2	deep sleep 唤醒信号。	I	PB1	5	IOCMG_PB1
	WAKEUP3	deep sleep 唤醒信号。	I	PC6	5	IOCMG_PC6
	WAKEUP4	deep sleep 唤醒信号。	I	PA5	4	IOCMG_PA5
	WAKEUP5	deep sleep 唤醒信号。	I	PR3	5	IOCMG_PR3
ANALOG	ACMP0_ANA_N0	ACMP0_N0 通道模拟输入信号。	I	PB2	12	IOCMG_PB2
	ACMP0_ANA_N1	ACMP0_N1 通道模拟输入信号。	I	PQ6	12	IOCMG_PQ6
	ACMP0_ANA_N2	ACMP0_N2 通道模拟输入信号。	I	PD2	14	IOCMG_PD2
	ACMP0_ANA_N3	ACMP0_N3 通道模拟输入信号。	I	PI6	12	IOCMG_PI6
	ACMP0_ANA_P0	ACMP0_P0 通道模拟输入信号。	I	PF3	12	IOCMG_PF3
	ACMP0_ANA_P1	ACMP0_P1 通道模拟输入信号。	I	PQ5	12	IOCMG_PQ5
	ACMP0_ANA_P2	ACMP0_P2 通道模拟输入信号。	I	PB3	14	IOCMG_PB3
	ACMP0_ANA_P3	ACMP0_P3 通道模拟输入信号。	I	PI5	12	IOCMG_PI5
	ACMP1_ANA_N0	ACMP1_N0 通道模拟输入信号。	I	PD2	12	IOCMG_PD2

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
	ACMP1_AN_A_N1	ACMP1_N1 通道模拟输入信号。	I	PI6	13	IOCMG_PI6
	ACMP1_AN_A_N2	ACMP1_N2 通道模拟输入信号。	I	PB2	13	IOCMG_PB2
	ACMP1_AN_A_N3	ACMP1_N3 通道模拟输入信号。	I	PQ6	13	IOCMG_PQ6
	ACMP1_AN_A_P0	ACMP1_P0 通道模拟输入信号。	I	PB3	12	IOCMG_PB3
	ACMP1_AN_A_P1	ACMP1_P1 通道模拟输入信号。	I	PI5	13	IOCMG_PI5
	ACMP1_AN_A_P2	ACMP1_P2 通道模拟输入信号。	I	PF3	13	IOCMG_PF3
	ACMP1_AN_A_P3	ACMP1_P3 通道模拟输入信号。	I	PQ5	13	IOCMG_PQ5
	ACMP2_AN_A_N0	ACMP2_N0 通道模拟输入信号。	I	PC1	12	IOCMG_PC1
	ACMP2_AN_A_N1	ACMP2_N1 通道模拟输入信号。	I	PL7	12	IOCMG_PL7
	ACMP2_AN_A_N2	ACMP2_N2 通道模拟输入信号。	I	PE6	13	IOCMG_PE6
	ACMP2_AN_A_N3	ACMP2_N3 通道模拟输入信号。	I	PH0	12	IOCMG_PH0
	ACMP2_AN_A_P0	ACMP2_P0 通道模拟输入信号。	I	PC0	12	IOCMG_PC0
	ACMP2_AN_A_P1	ACMP2_P1 通道模拟输入信号。	I	PL6	12	IOCMG_PL6
	ACMP2_AN_A_P2	ACMP2_P2 通道模拟输入信号。	I	PC2	13	IOCMG_PC2
	ACMP2_AN_A_P3	ACMP2_P3 通道模拟输入信号。	I	PG7	12	IOCMG_PG7
	ACMP3_AN_A_N0	ACMP3_N0 通道模拟输入信号。	I	PE6	12	IOCMG_PE6
	ACMP3_AN_A_N1	ACMP3_N1 通道模拟输入信号。	I	PH0	13	IOCMG_PH0
	ACMP3_AN_A_N2	ACMP3_N2 通道模拟输入信号。	I	PC1	13	IOCMG_PC1

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
	ACMP3_AN_A_N3	ACMP3_N3 通道模拟输入信号。	I	PL7	13	IOCMG_PL7
	ACMP3_AN_A_P0	ACMP3_P0 通道模拟输入信号。	I	PC2	12	IOCMG_PC2
	ACMP3_AN_A_P1	ACMP3_P1 通道模拟输入信号。	I	PG7	13	IOCMG_PG7
	ACMP3_AN_A_P2	ACMP3_P2 通道模拟输入信号。	I	PC0	13	IOCMG_PC0
	ACMP3_AN_A_P3	ACMP3_P3 通道模拟输入信号。	I	PL6	13	IOCMG_PL6
	ACMP4_AN_A_N0	ACMP4_N0 通道模拟输入信号。	I	PG1	12	IOCMG_PG1
	ACMP4_AN_A_N1	ACMP4_N1 通道模拟输入信号。	I	PJ0	12	IOCMG_PJ0
	ACMP4_AN_A_N2	ACMP4_N2 通道模拟输入信号。	I	PF4	14	IOCMG_PF4
	ACMP4_AN_A_N3	ACMP4_N3 通道模拟输入信号。	I	PH3	12	IOCMG_PH3
	ACMP4_AN_A_P0	ACMP4_P0 通道模拟输入信号。	I	PG0	12	IOCMG_PG0
	ACMP4_AN_A_P1	ACMP4_P1 通道模拟输入信号。	I	PI7	12	IOCMG_PI7
	ACMP4_AN_A_P2	ACMP4_P2 通道模拟输入信号。	I	PG2	14	IOCMG_PG2
	ACMP4_AN_A_P3	ACMP4_P3 通道模拟输入信号。	I	PH2	12	IOCMG_PH2
	ACMP5_AN_A_N0	ACMP5_N0 通道模拟输入信号。	I	PF4	12	IOCMG_PF4
	ACMP5_AN_A_N1	ACMP5_N1 通道模拟输入信号。	I	PH3	13	IOCMG_PH3
	ACMP5_AN_A_N2	ACMP5_N2 通道模拟输入信号。	I	PG1	13	IOCMG_PG1
	ACMP5_AN_A_N3	ACMP5_N3 通道模拟输入信号。	I	PJ0	13	IOCMG_PJ0
	ACMP5_AN_A_P0	ACMP5_P0 通道模拟输入信号。	I	PG2	12	IOCMG_PG2

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
	ACMP5_AN_A_P1	ACMP5_P1 通道模拟输入信号。	I	PH2	13	IOCMG_PH2
	ACMP5_AN_A_P2	ACMP5_P2 通道模拟输入信号。	I	PG0	13	IOCMG_PG0
	ACMP5_AN_A_P3	ACMP5_P3 通道模拟输入信号。	I	PI7	13	IOCMG_PI7
	ACMP6_AN_A_N0	ACMP6_N0 通道模拟输入信号。	I	PB5	12	IOCMG_PB5
	ACMP6_AN_A_N1	ACMP6_N1 通道模拟输入信号。	I	PJ2	12	IOCMG_PJ2
	ACMP6_AN_A_N2	ACMP6_N2 通道模拟输入信号。	I	PG3	14	IOCMG_PG3
	ACMP6_AN_A_N3	ACMP6_N3 通道模拟输入信号。	I	PH6	12	IOCMG_PH6
	ACMP6_AN_A_P0	ACMP6_P0 通道模拟输入信号。	I	PB4	12	IOCMG_PB4
	ACMP6_AN_A_P1	ACMP6_P1 通道模拟输入信号。	I	PJ1	12	IOCMG_PJ1
	ACMP6_AN_A_P2	ACMP6_P2 通道模拟输入信号。	I	PC3	14	IOCMG_PC3
	ACMP6_AN_A_P3	ACMP6_P3 通道模拟输入信号。	I	PH5	12	IOCMG_PH5
	ACMP7_AN_A_N0	ACMP7_N0 通道模拟输入信号。	I	PG3	12	IOCMG_PG3
	ACMP7_AN_A_N1	ACMP7_N1 通道模拟输入信号。	I	PH6	13	IOCMG_PH6
	ACMP7_AN_A_N2	ACMP7_N2 通道模拟输入信号。	I	PB5	13	IOCMG_PB5
	ACMP7_AN_A_N3	ACMP7_N3 通道模拟输入信号。	I	PJ2	13	IOCMG_PJ2
	ACMP7_AN_A_P0	ACMP7_P0 通道模拟输入信号。	I	PC3	12	IOCMG_PC3
	ACMP7_AN_A_P1	ACMP7_P1 通道模拟输入信号。	I	PH5	13	IOCMG_PH5
	ACMP7_AN_A_P2	ACMP7_P2 通道模拟输入信号。	I	PB4	13	IOCMG_PB4

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
	ACMP7_ANA_P3	ACMP7_P3 通道模拟输入信号。	I	PJ1	13	IOCMG_PJ1
	ADC0_ANA_A10	ADC0_A10 通道模拟输入信号。	I	PI6	11	IOCMG_PI6
	ADC0_ANA_A11	ADC0_A11 通道模拟输入信号。	I	PK5	11	IOCMG_PK5
	ADC0_ANA_A12	ADC0_A12 通道模拟输入信号。	I	PK6	11	IOCMG_PK6
	ADC0_ANA_A13	ADC0_A13 通道模拟输入信号。	I	PN5	11	IOCMG_PN5
	ADC0_ANA_A14	ADC0_A14 通道模拟输入信号。	I	PC0	14	IOCMG_PC0
	ADC0_ANA_A15	ADC0_A15 通道模拟输入信号。	I	PC1	14	IOCMG_PC1
	ADC0_ANA_A16	ADC0_A16 通道模拟输入信号。	I	PC2	15	IOCMG_PC2
	ADC0_ANA_A3	ADC0_A3 通道模拟输入信号。	I	PB2	11	IOCMG_PB2
	ADC0_ANA_A4	ADC0_A4 通道模拟输入信号。	I	PB3	11	IOCMG_PB3
	ADC0_ANA_A5	ADC0_A5 通道模拟输入信号。	I	PD2	11	IOCMG_PD2
	ADC0_ANA_A6	ADC0_A6 通道模拟输入信号。	I	PF3	11	IOCMG_PF3
	ADC0_ANA_A7	ADC0_A7 通道模拟输入信号。	I	PF2	11	IOCMG_PF2
	ADC0_ANA_A8	ADC0_A8 通道模拟输入信号。	I	PG7	11	IOCMG_PG7
	ADC0_ANA_A9	ADC0_A9 通道模拟输入信号。	I	PI5	11	IOCMG_PI5
	ADC1_ANA_A10	ADC1_A10 通道模拟输入信号。	I	PL6	11	IOCMG_PL6
	ADC1_ANA_A11	ADC1_A11 通道模拟输入信号。	I	PL7	11	IOCMG_PL7
	ADC1_ANA_A12	ADC1_A12 通道模拟输入信号。	I	PN6	11	IOCMG_PN6

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
	ADC1_ANA_A13	ADC1_A13 通道模拟输入信号。	I	PB2	14	IOCMG_PB2
	ADC1_ANA_A14	ADC1_A14 通道模拟输入信号。	I	PB3	15	IOCMG_PB3
	ADC1_ANA_A15	ADC1_A15 通道模拟输入信号。	I	PD2	15	IOCMG_PD2
	ADC1_ANA_A16	ADC1_A16 通道模拟输入信号。	I	PP4	12	IOCMG_PP4
	ADC1_ANA_A2	ADC1_A2 通道模拟输入信号。	I	PC0	11	IOCMG_PC0
	ADC1_ANA_A3	ADC1_A3 通道模拟输入信号。	I	PC1	11	IOCMG_PC1
	ADC1_ANA_A4	ADC1_A4 通道模拟输入信号。	I	PC2	11	IOCMG_PC2
	ADC1_ANA_A5	ADC1_A5 通道模拟输入信号。	I	PE6	11	IOCMG_PE6
	ADC1_ANA_A6	ADC1_A6 通道模拟输入信号。	I	PH0	11	IOCMG_PH0
	ADC1_ANA_A7	ADC1_A7 通道模拟输入信号。	I	PH1	11	IOCMG_PH1
	ADC1_ANA_A8	ADC1_A8 通道模拟输入信号。	I	PQ5	11	IOCMG_PQ5
	ADC1_ANA_A9	ADC1_A9 通道模拟输入信号。	I	PQ6	11	IOCMG_PQ6
	ADC2_ANA_A10	ADC2_A10 通道模拟输入信号。	I	PJ0	11	IOCMG_PJ0
	ADC2_ANA_A11	ADC2_A11 通道模拟输入信号。	I	PM0	11	IOCMG_PM0
	ADC2_ANA_A12	ADC2_A12 通道模拟输入信号。	I	PP4	11	IOCMG_PP4
	ADC2_ANA_A13	ADC2_A13 通道模拟输入信号。	I	PN5	12	IOCMG_PN5
	ADC2_ANA_A14	ADC2_A14 通道模拟输入信号。	I	PH1	12	IOCMG_PH1
	ADC2_ANA_A15	ADC2_A15 通道模拟输入信号。	I	PC3	15	IOCMG_PC3

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
	ADC2_ANA_A2	ADC2_A2 通道模拟输入信号。	I	PG0	11	IOCMG_PG0
	ADC2_ANA_A3	ADC2_A3 通道模拟输入信号。	I	PG1	11	IOCMG_PG1
	ADC2_ANA_A4	ADC2_A4 通道模拟输入信号。	I	PG2	11	IOCMG_PG2
	ADC2_ANA_A5	ADC2_A5 通道模拟输入信号。	I	PF4	11	IOCMG_PF4
	ADC2_ANA_A6	ADC2_A6 通道模拟输入信号。	I	PH2	11	IOCMG_PH2
	ADC2_ANA_A7	ADC2_A7 通道模拟输入信号。	I	PH3	11	IOCMG_PH3
	ADC2_ANA_A8	ADC2_A8 通道模拟输入信号。	I	PH4	11	IOCMG_PH4
	ADC2_ANA_A9	ADC2_A9 通道模拟输入信号。	I	PI7	11	IOCMG_PI7
	ADC3_ANA_A10	ADC3_A10 通道模拟输入信号。	I	PM1	11	IOCMG_PM1
	ADC3_ANA_A11	ADC3_A11 通道模拟输入信号。	I	PP5	11	IOCMG_PP5
	ADC3_ANA_A12	ADC3_A12 通道模拟输入信号。	I	PG7	15	IOCMG_PG7
	ADC3_ANA_A13	ADC3_A13 通道模拟输入信号。	I	PI7	14	IOCMG_PI7
	ADC3_ANA_A14	ADC3_A14 通道模拟输入信号。	I	PH3	15	IOCMG_PH3
	ADC3_ANA_A15	ADC3_A15 通道模拟输入信号。	I	PR5	11	IOCMG_PR5
	ADC3_ANA_A2	ADC3_A2 通道模拟输入信号。	I	PB4	11	IOCMG_PB4
	ADC3_ANA_A3	ADC3_A3 通道模拟输入信号。	I	PB5	11	IOCMG_PB5
	ADC3_ANA_A4	ADC3_A4 通道模拟输入信号。	I	PC3	11	IOCMG_PC3
	ADC3_ANA_A5	ADC3_A5 通道模拟输入信号。	I	PG3	11	IOCMG_PG3

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
	ADC3_ANA_A6	ADC3_A6 通道模拟输入信号。	I	PH5	11	IOCMG_PH5
	ADC3_ANA_A7	ADC3_A7 通道模拟输入信号。	I	PH6	11	IOCMG_PH6
	ADC3_ANA_A8	ADC3_A8 通道模拟输入信号。	I	PJ1	11	IOCMG_PJ1
	ADC3_ANA_A9	ADC3_A9 通道模拟输入信号。	I	PJ2	11	IOCMG_PJ2
	DAC0_ANA_OUT	DAC0 模拟输出信号。	O	PG2	15	IOCMG_PG2
	DAC1_ANA_OUT	DAC1 模拟输出信号。	O	PF4	15	IOCMG_PF4
	DAC2_ANA_OUT	DAC2 模拟输出信号。	O	PB4	14	IOCMG_PB4
	DAC3_ANA_OUT	DAC3 模拟输出信号。	O	PB5	14	IOCMG_PB5
	DAC4_ANA_OUT	DAC4 模拟输出信号。	O	PH3	14	IOCMG_PH3
	DAC5_ANA_OUT	DAC5 模拟输出信号。	O	PH4	14	IOCMG_PH4
	DAC6_ANA_OUT	DAC6 模拟输出信号。	O	PH5	14	IOCMG_PH5
	DAC7_ANA_OUT	DAC7 模拟输出信号。	O	PH6	14	IOCMG_PH6
	DAC_BUFF_ANA_OUT	DAC BUFF 模拟输出信号。	O	PG1	15	IOCMG_PG1
	PGA0_ANA_N0	PGA0_N0 通道模拟输入信号。	I	PD2	13	IOCMG_PD2
	PGA0_ANA_N1	PGA0_N1 通道模拟输入信号。	I	PC1	15	IOCMG_PC1
	PGA0_ANA_P0	PGA0_P0 通道模拟输入信号。	I	PB3	13	IOCMG_PB3
	PGA0_ANA_P1	PGA0_P1 通道模拟输入信号。	I	PC0	15	IOCMG_PC0
	PGA1_ANA_N0	PGA1_N0 通道模拟输入信号。	I	PE6	14	IOCMG_PE6

Interface	Signal Name	Description	Direction	Pin Name	Function Number	IO Config Register
	PGA1_ANA_N1	PGA1_N1 通道模拟输入信号。	I	PH0	14	IOCMG_PH0
	PGA1_ANA_P0	PGA1_P0 通道模拟输入信号。	I	PC2	14	IOCMG_PC2
	PGA1_ANA_P1	PGA1_P1 通道模拟输入信号。	I	PG7	14	IOCMG_PG7
	PGA2_ANA_N0	PGA2_N0 通道模拟输入信号。	I	PF4	13	IOCMG_PF4
	PGA2_ANA_N1	PGA2_N1 通道模拟输入信号。	I	PB5	15	IOCMG_PB5
	PGA2_ANA_P0	PGA2_P0 通道模拟输入信号。	I	PG2	13	IOCMG_PG2
	PGA2_ANA_P1	PGA2_P1 通道模拟输入信号。	I	PB4	15	IOCMG_PB4
	PGA3_ANA_N0	PGA3_N0 通道模拟输入信号。	I	PG3	13	IOCMG_PG3
	PGA3_ANA_N1	PGA3_N1 通道模拟输入信号。	I	PH6	15	IOCMG_PH6
	PGA3_ANA_P0	PGA3_P0 通道模拟输入信号。	I	PC3	13	IOCMG_PC3
	PGA3_ANA_P1	PGA3_P1 通道模拟输入信号。	I	PH5	15	IOCMG_PH5
	PGA0_ANA_EXT	PGA0 模拟信号输出。	O	PD3	13	IOCMG_PD3
	PGA1_ANA_EXT	PGA1 模拟信号输出。	O	PE7	14	IOCMG_PE7
	PGA2_ANA_EXT	PGA2 模拟信号输出。	O	PF5	13	IOCMG_PF5
	PGA3_ANA_EXT	PGA3 模拟信号输出。	O	PG4	13	IOCMG_PG4

3.4 引脚使用说明

3.4.1 升级引脚说明

如表 3-3 所示，芯片支持 ISP boot 升级功能。在选择对应接口做升级使用时，需要板级连接上拉电阻。

表3-3 芯片升级接口

PinName	LQFP144	LQFP100	LQFP80	Signal Name
PR3	119	85	71	I2C0_SDA
PR4	120	86	72	I2C0_SCL
PC2	18	14	10	I2C1_SDA
PE6	19	15	11	I2C1_SCL
PA3	76	54	46	UART0_TX
PA4	77	55	47	UART0_RX
PE5	142	98	78	UART1_TX
PF2	143	99	79	UART1_RX
PR6	108	74	60	UART2_TX
PR7	109	75	61	UART2_RX
PB1	117	83	69	UART3_TX
PC6	118	84	70	UART3_RX
PC7	138	94	74	CAN_FD0_TX
PD0	139	95	75	CAN_FD0_RX
PD1	140	96	76	CAN_FD1_TX
PE4	141	97	77	CAN_FD1_RX
PL2	98	N/A	N/A	SPI0_CS0
PL3	99	N/A	N/A	SPI0_MISO
PM4	100	N/A	N/A	SPI0_MOSI
PM5	101	N/A	N/A	SPI0_CLK0
PJ6	130	90	N/A	SPI1_MOSI
PJ7	131	91	N/A	SPI1_MISO
PK3	132	92	N/A	SPI1_CLK0
PK4	133	93	N/A	SPI1_CS0

3.4.2 未使用引脚说明

对于未使用的引脚，可以采用以下连接和配置方法：

1. 外部无连接，引脚配置为 GPIO 输入，并使能内部上拉或下拉。
2. 外部经过电阻上拉或下拉，引脚配置为 GPIO 输入，内部不使能上拉和下拉。

4 电气特性

4.1 绝对最大额定值

绝对最大额定值仅为应力额定值，并不保证最大值时的功能操作。超过表 4-1 中指定的值可能对 MCU 造成永久性损坏。

须知

极限工作电压参数如表 4-1 所示，超过这些数值，可能导致 MCU 损坏，可能导致可靠性问题。

表4-1 极限工作条件参数^a

符号	参数	最小值	最大值	单位
V _{DD}	外部电源	-0.3	4	V
V _{DDA}	外部模拟电源 ^b	-0.3	4	V
V _{IN}	耐压 5V 管脚的输入电压	-0.3	6	V
	除耐压 5V 之外的其他管脚的输入电压	-0.3	4	V
I _{IO}	I/O 管脚的最大电流	-	±25	mA
T _A	工作环境温度	-40	+105	°C
T _{STG}	存储环境温度	-55	+150	°C
T _J	最大结温	-	125	°C

符号	参数	最小值	最大值	单位
a: 由设计保证。 b: 推荐 V_{DD} 和 V_{DDA} 接同一个电源。				

4.2 工作环境参数

推荐工作条件如表 4-2 所示。


表4-2 推荐工作条件

符号	参数	条件	最小值	典型值	最大值	单位
V_{DDA}	外部模拟电源	-	2.4	3.3	3.63	V
V_{DD}	外部电源	-	V_{DDA}	3.3	3.63	V

4.3 供电框图

供电框图如图 4-1 所示。

图4-1 供电框图



4.4 芯片功耗

表4-3 工作电流^a

工作条件				典型值 ^b		最大值 ^c		单位
CPU 状态	PLL	MCU 主频	外设时钟	I _{VDD}	I _{VDDA}	I _{VDD}	I _{VDDA}	-
执行 while(1)	on	25MHz	on	TBD	TBD	TBD	TBD	mA
执行 while(1)	on	50MHz	on	TBD	TBD	TBD	TBD	
执行	on	100MHz	on	TBD	TBD	TBD	TBD	

工作条件				典型值 ^b		最大值 ^c		单位
while(1)								
执行 while(1)	on	150MHz	on	TBD	TBD	TBD	TBD	
执行 while(1)	on	200MHz	on	TBD	TBD	TBD	TBD	
a: 数据来源于实验室测试数据，程序在 eFlash 中执行。								
b: V _{DD} =3.3V, V _{DDA} =3.3V, 环境温度 25°C。								
c: V _{DD} =3.6V, V _{DDA} =3.6V, 环境温度 105°C。								

表4-4 sleep 模式工作电流

符号	典型值 (主频 25MHz) ^a	典型值 (主频 200MHz) ^a	单位
I _{VDD}	4.2	11.2	mA
I _{VDDA}	0.7	0.8	mA
a: 外设模块关闭。			

表4-5 deepsleep 模式工作电流

符号	典型值 ^a	单位
I _{VDD}	15.0	μA
I _{VDDA}	0.05	μA
a: 未使能内部定时唤醒功能。		

4.5 电源上下电斜率

表4-6 电源上下电斜率

符号	参数	条件	最小值	最大值	单位
----	----	----	-----	-----	----

符号	参数	条件	最小值	最大值	单位
t _{VDD}	V _{DD} 上升斜率	-	-	∞	ms/V
	V _{DD} 下降斜率	-	1	-	ms/V

4.6 电磁兼容（EMC）特性

EMS（Electromagnetic Susceptibility）：电磁敏感度。

测试条件：运行一个控制 LED 闪烁的简单应用程序，同时对 MCU 管脚注入一个干扰信号，不断提高注入的干扰信号的等级，直到 LED 闪烁出现故障。

- ESD（Electrostatic Discharge）：MCU 所有管脚注入 ESD 信号，直到出现功能异常。测试需要遵循 IEC 61000-4-2 标准。
- EFT（Electrical Fast Transient）：通过一个 100pF 电容对 VDD 和 VSS 注入一个 EFT 信号，直到出现功能故障，该测试遵循 IEC 61000-4-4 标准。

设备允许程序运行异常，但重启后 MCU 必须能恢复。测试结果如表 4-7 所示。

表4-7 EMS 特性

符号	说明	条件	级别
VFESD	在任意管脚施加极限电压，直到出现功能故障。	VDD = 3.3 V, T _A = 25 °C, f _{HCLK} = 200 MHz, 遵循 IEC 61000-4-2。	2B
VEFTB	通过一个 100pF 电容对 VDD 和 VSS 施加一个瞬时高压，直到出现功能故障。	VDD = 3.3 V, T _A = 25 °C, f _{HCLK} = 200 MHz, 遵循 IEC 61000-4-4。	5A

4.7 电气敏感特性

ESD（HBM（Human Body Model）、CDM（Charge Device Model））和 Latch UP 按照通用标准测试满足的等级如表 4-8 和表 4-9 所示。

表4-8 ESD 极限参数

符号	描述	条件	等级	最大值	单位
VESD(HBM)	ESD (HBM) 静电放电电压 (人体模型)	$T_A=+25^{\circ}\text{C}$, 遵循 ANSI/ESDA/JEDEC JS-001。	3A	4000	V
VESD(CDM)	ESD (CDM) 静电放电电压 (带电设备模型)	$T_A=+25^{\circ}\text{C}$, 遵循 ANSI/ESDA/JEDEC JS-002。	CLASS III	500	

表4-9 电气敏感度

符号	描述	条件	等级
LU	静态门锁等级	$T_A = +105^{\circ}\text{C}$, 遵循 JESD78 IC 门锁标准。	II level A

4.8 IO 电气特性

一般输入输出特性

表 4-10 中给出的参数是从表 4-1 下进行试验得到的，另有特别说明的除外。所有 I/O 设计均符合 CMOS (Complementary Metal Oxide Semiconductor) 标准。

表4-10 I/O 静态特性^a

符号	参数	条件		最小值	典型值	最大值	单位
V_{IL}	I/O 输入低电平电压	除耐 5V I/O 之外的所有类型 I/O	$2.4\text{ V} < V_{DD} < 3.63\text{ V}$	-	-	$0.35 \times V_{DD}^a$	V
		耐 5V I/O	$2.4\text{ V} < V_{DD} < 3.63\text{ V}$	-	-	$0.35 \times V_{DD}^a$	
V_{IH}	I/O 输入高电	除耐 5V I/O	$2.4\text{ V} < V_{DD}$	$0.65 \times V_{DD}^a$	-	-	V

符号	参数	条件		最小值	典型值	最大值	单位
	平电压	之外的所有类型 I/O	< 3.63 V				
		耐 5V I/O	2.4 V < VDD < 3.63 V	0.65x VDD ^a	-	-	
V _{hys} ^a	I/O 输入迟滞	除耐 5V I/O 之外的所有类型 I/O	2.4 V < VDD < 3.63 V	-	300	-	mV
		耐 5V I/O	2.4V < VDD < 3.63 V	-	300	-	
I _{lkg}	输入漏电流 ^a	除耐 5V I/O 之外的所有类型 I/O	0 < VIN ≤ VDD	-	-	±170	nA
		耐 5V I/O	VDD < VIN ≤ 5 V ^a	-	-	±130	
R _{PU}	弱上拉等效电阻 ^b	所有类型 I/O	VIN = VSS	-	25	-	kΩ
R _{PD}	弱下拉等效电阻 ^b	除耐 5V I/O 之外的所有类型 I/O	V _{IN} = VDD	-	25	-	kΩ
		耐 5V I/O	V _{IN} = VDD	-	25	-	kΩ
C _{IO}	I/O 引脚电容	耐 5V I/O	-	-	4.4	-	pF
		数模 I/O	-	-	3	-	
		晶振 I/O	-	-	6.4	-	
a: 设计值。							
b: 上拉电阻和下拉电阻采用真实电阻串联 PMOS/NMOS 开关设计，PMOS/NMOS 等效串联电阻占比约 5%。							

输出电压电平

表 4-11 中给出的参数来自于表 4-1 中总结的环境温度和电源电压条件下进行的试验，另有特别说明的除外。所有 I/O 设计均为符合 CMOS 标准。

表4-11 输出电压特性^a

符号	参数	条件	最小值	最大值	单位
V _{OL} ^b	I/O 管脚输出低电平电压	所有类型 I/O I _{IO} = 7 mA VDD ≥ 2.4 V	-	0.45	V
		所有类型 I/O I _{IO} =14mA VDD ≥ 2.4 V	-	1.3	
V _{OH} ^b	I/O 管脚输出高电平电压	所有类型 I/O I _{IO} = 7mA VDD ≥ 2.4 V	VDD - 0.45	-	
		所有类型 I/O I _{IO} = 14mA VDD ≥ 2.4 V	VDD - 1.3	-	
a: 所有 I/O（I/O 端口和控制引脚）输入或输出的电流之和必须始终符合表 4-3 中规定的 VDD 工作电流。 b: 由设计保证。					

表4-12 输出电流特性^a

符	参数	条件	驱	最小值	最大值	单位
---	----	----	---	-----	-----	----

号			动 档 位 (D S0/ 1)	非数 模 IO 外的 全部 IO 推 挽输 出	数模 IO 推 挽输 出	I2C IO 开 漏输 出	非数 模 IO 外的 全部 IO 推 挽输 出	数模 IO 推 挽输 出	I2C IO 开 漏输 出	
I _{OL} b	I/O 管脚输出低电 平驱动电流（灌 电流）	所有类型 I/O, V _{OL} = 0.45V	00	1.1	1.7	17.8	3.3	4.8	49.3	mA
			10	3.4	4.3	19.8	10	12	54.6	
			01	5.4	5.8	21.9	15.5	16.7	59.8	
			11	7.6	8.3	23.9	21.2	23.5	64.8	
		所有类型 I/O, V _{OL} = 1.3V	00	2	3.1	33.1	7.4	10.2	115.6	
			10	6.2	7.7	37	22	25.3	128.4	
			01	10.3	10.8	40.9	36	35.3	141.1	
			11	14.4	15.5	44.7	49.5	50	153.5	
I _{OH} b	I/O 管脚输出高电 平驱动电流（拉 电流）	所有类型 I/O, V _{OH} = VDD - 0.45V	00	1.2	1.2	-	3.2	3.3	-	
			10	3.4	3.2	-	8.7	8.4	-	
			01	5.4	5.3	-	13.7	13.9	-	
			11	7.4	7.2	-	18.3	18.6	-	
		所有类型 I/O, V _{OH} = VDD - 1.3V	00	2.1	2.5	-	7.6	7.7	-	
			10	6.3	6.5	-	20.6	19.7	-	
			01	10.7	10.9	-	32.7	32.7	-	
			11	14.6	14.8	-	44	4	-	
a: 所有 I/O（I/O 端口和控制引脚）输入或输出的电流之和必须始终符合表 4-3 中规定的 VDD 工作电 流。										
b: 由设计保证。										

输入输出交流特性

表 4-13 中给出的参数来自于表 4-1 中总结的环境温度和电源电压条件下进行的试验，另有特别说明的除外。

表4-13 I/O 交流特性^a

驱动档位 (DS0/DS1)	符号	参数	条件	最小值	最大值	单位
00	Fmax	最大频率	C=50 pF, 2.97 V ≤ VDD ≤ 3.63 V	-	5	MHz
			C=50 pF, 2.4 V ≤ VDD ≤ 2.926 V	-	4	
			C=10 pF, 2.97 V ≤ VDD ≤ 3.63 V	-	20	
			C=10 pF, 2.4 V ≤ VDD ≤ 2.926 V	-	15	
	Tr/Tf	输出上升下降时间	C=50 pF, 2.97 V ≤ VDD ≤ 3.63 V	-	53	ns
			C=50 pF, 2.4 V ≤ VDD ≤ 2.926 V	-	63	
			C=10 pF, 2.97 V ≤ VDD ≤ 3.63 V	-	15	
			C=10 pF, 2.4 V ≤ VDD ≤ 2.926 V	-	18	
10	Fmax	最大频率	C=50 pF, 2.97 V ≤ VDD ≤ 3.63 V	-	16	MHz
			C=50 pF, 2.4 V ≤ VDD ≤ 2.926 V	-	12	
			C=10 pF, 2.97 V ≤ VDD ≤ 3.63 V	-	60	
			C=10 pF, 2.4 V ≤ VDD ≤ 2.926 V	-	50	
	Tr/Tf	输出上升下降时间	C=50 pF, 2.97 V ≤ VDD ≤ 3.63 V	-	18	ns
			C=50 pF, 2.4 V ≤ VDD ≤ 2.926 V	-	21	
			C=10 pF, 2.97 V ≤ VDD ≤ 3.63 V	-	5.4	

驱动档位 (DS0/DS1)	符号	参数	条件	最小值	最大值	单位
			$C=10\text{ pF}, 2.4\text{ V} \leq V_{DD} \leq 2.926\text{ V}$	-	6.4	
01	Fmax	最大频率	$C=50\text{ pF}, 2.97\text{ V} \leq V_{DD} \leq 3.63\text{ V}$	-	22	MHz
			$C=50\text{ pF}, 2.4\text{ V} \leq V_{DD} \leq 2.926\text{ V}$	-	18	
			$C=10\text{ pF}, 2.97\text{ V} \leq V_{DD} \leq 3.63\text{ V}$	-	70	
			$C=10\text{ pF}, 2.4\text{ V} \leq V_{DD} \leq 2.926\text{ V}$	-	60	
	Tr/Tf	输出上升下降时间	$C=50\text{ pF}, 2.97\text{ V} \leq V_{DD} \leq 3.63\text{ V}$	-	11.2	ns
			$C=50\text{ pF}, 2.4\text{ V} \leq V_{DD} \leq 2.926\text{ V}$	-	13.3	
			$C=10\text{ pF}, 2.97\text{ V} \leq V_{DD} \leq 3.63\text{ V}$	-	3.4	
			$C=10\text{ pF}, 2.4\text{ V} \leq V_{DD} \leq 2.926\text{ V}$	-	4.1	
11	Fmax	最大频率	$C=50\text{ pF}, 2.97\text{ V} \leq V_{DD} \leq 3.63\text{ V}$	-	30	MHz
			$C=50\text{ pF}, 2.4\text{ V} \leq V_{DD} \leq 2.926\text{ V}$	-	26	
			$C=10\text{ pF}, 2.97\text{ V} \leq V_{DD} \leq 3.63\text{ V}$	-	105	
			$C=10\text{ pF}, 2.4\text{ V} \leq V_{DD} \leq 2.926\text{ V}$	-	85	
	Tr/Tf	输出上升下降时间	$C=50\text{ pF}, 2.97\text{ V} \leq V_{DD} \leq 3.63\text{ V}$	-	3.8	ns
			$C=50\text{ pF}, 2.4\text{ V} \leq V_{DD} \leq 2.926\text{ V}$	-	6	
			$C=10\text{ pF}, 2.97\text{ V} \leq V_{DD} \leq$	-	2.6	

驱动档位 (DS0/DS1)	符号	参数	条件	最小值	最大值	单位
			3.63 V			
			C=10 pF, 2.4 V ≤ VDD ≤ 2.926 V	-	3.1	
a: 由设计保证。						

4.9 RESETN 电气特性

RESETN 输入管脚使用 CMOS 技术。它连接到一个固定上拉电阻 R_{PU} 。

表 4-14 中给出的参数来自于表 4-1 中总结的环境温度和电源电压条件下进行的试验，另有特别说明的除外。

表4-14 RESETN 引脚特性^a

参数	描述	条件	最小值	典型值	最大值	单位
$V_{IL}(\text{RESETN})$	RESETN 输入低电平电压	-	-	-	$0.35 \times V_{DD}$	V
$V_{IH}(\text{RESETN})$	RESETN 输入高电平电压	-	$0.65 \times V_{DD}$	-	-	V
$V_{hys}(\text{RESETN})$	RESETN 施密特触发电压迟滞	-	-	300	-	mV
$R_{PU}(\text{RESETN})$	弱上拉等效电阻 ^b	$V_{IN} = V_{SS}$	-	25	-	k Ω
a: 由设计保证。						
b: 上拉电阻采用真实电阻串联 PMOS 开关设计，PMOS 等效串联电阻占比约 5%。						

4.10 闪存 (Flash memory)

闪存特性如表 4-15 所示，闪存耐用性与数据保持特性如表 4-16 所示。

表4-15 闪存特性

符号	参数	条件	典型值	最大值	单位
tprog	4Byte 编程时间	-	100	240	μs
tprog_row	512Byte 编程时间	-	4.6	10.7	ms
tERASE	Page Erase 时间	-	0.8	29.3	ms
tME	Mass Erase 时间	-	20	-	ms
I _{dd} (VDD)	Core 电压平均电流	Read	4.11	-	mA
		Program/Erase	0.7	-	mA
I _{dd} (VDIO)	平均电流	Read	0.25	-	mA
		Program	6	-	mA
		Erase	4	-	mA

表4-16 闪存耐用性与数据保持特性

符号	参数	条件	最小值	最大值	单位
N _{END}	Endurance	T _J = -40℃ ~ +125 ℃	100	-	千次
T _{DR}	Data retention	T _J = 125 ℃	10	-	年

4.11 电源管理单元 (PMU)

- 提供上电解复位电路 (POR)，与 SOC 数字一起完成上电时序。
- 提供数字 Core 域供电。
- 提供电源解复位功能。
- PMU(Power Manager Unit)的控制寄存器，MCU 顶层可读写。

表4-17 PMU 特性

符号	参数	条件	最小值	典型值	最大值	单位
----	----	----	-----	-----	-----	----

符号	参数	条件	最小值	典型值	最大值	单位
V_{DD}	外部电源	-	2.4	3.3	3.63	V
$V_{DD_AON}^a$	常电域电源	-	-	1.1	-	V
$V_{DD_CORE}^a$	Core 域电源	-	-	1.12	-	V
V_{POR}^a	V_{DD} 上电阈值	-	2.2	2.3	2.4	V
V_{PDR}^a	V_{DD} 下电阈值	-	2.1	2.2	2.3	V
V_{PVDIO0}	可编程电压检测 (PVD) 阈值 0	V_{DD} rising	2.34	2.38	2.42	V
		V_{DD} falling	2.24	2.28	2.32	V
V_{PVDIO1}	PVD 阈值 1	V_{DD} rising	2.44	2.48	2.52	V
		V_{DD} falling	2.34	2.38	2.42	V
V_{PVDIO2}	PVD 阈值 2	V_{DD} rising	2.54	2.58	2.62	V
		V_{DD} falling	2.44	2.48	2.52	V
V_{PVDIO3}	PVD 阈值 3	V_{DD} rising	2.64	2.68	2.72	V
		V_{DD} falling	2.54	2.58	2.62	V
V_{PVDIO4}	PVD 阈值 4	V_{DD} rising	2.74	2.78	2.82	V
		V_{DD} falling	2.64	2.68	2.72	V
V_{PVDIO5}	PVD 阈值 5	V_{DD} rising	2.84	2.88	2.92	V
		V_{DD} falling	2.74	2.78	2.82	V
V_{PVD_CORE}	PVD_CORE 默认阈值	V_{DD_CORE} rising	0.925 (TBD)	0.95 (TBD)	0.975 (TBD)	V
		V_{DD_CORE} falling	0.875 (TBD)	0.9 (TBD)	0.925 (TBD)	V
$I_{DD(POR)}^a$	POR 功耗	-	-	2.5	-	μA
a: 由设计保证。						

4.12 内置参考电压 (VREF)

内置 VREF 模块的作用主要为 ADC 电路提供参考电压。内置 VREFBUF 的具体电路组成模块及电气特性如表 4-18 所示。

表4-18 内置 VREF 的电气特性^a

符号	参数	条件	最小值	典型值	最大值	单位	备注
V _{DDA}	电源电压	-	2.4	3.3	3.63	V	-
V _{OUT}	输出电压	-	-	1.1	-	V	-
ACC _{VREF}	输出电压精度	-	-	±4	±6	mV	-40℃ ~ +125℃
γ _{VREF}	温度系数	-	-	20	30	ppm/℃	-40℃ ~ +125℃
a: 由设计保证。							

4.13 内置 32K 振荡器 (LOSC)

内置 32K 振荡器的电气特性如表 4-19 所示。

表4-19 内置 32K 振荡器电气特性

符号	参数	条件	最小值	典型值	最大值	单位
f _{LSOSC} ^a	内置 32K 振荡器频率	V _{DD} = 3.3V, T _J = 27℃	32.44	32.768	33.096	kHz
		V _{DD} = 2.4V ~ 3.63V, T _J = -40℃ ~ +125℃	31.785	32.768	33.751	kHz
Δ _{TEMP(LSOSC)} ^b	内置 32K 振荡器温漂	T _J = -40℃ ~ +125℃	-3	-	3	%
t _{SU(LSOSC)} ^b	内置 32K 振荡器频率启动时间	-	-	-	100	μs
t _{STAB(LSOSC)} ^b	内置 32K 振荡器频率稳定时间	最终频率的 3%	-	-	150	μs

符号	参数	条件	最小值	典型值	最大值	单位
$I_{DD(LSOSC)}^b$	内置 32K 振荡器工作功耗	-	-	0.6	0.8	μA
a: 基于特性测试, 未在生产中测试。						
b: 由设计保证。						

4.14 内置 25M 振荡器 (HOSC)

内置 25M 振荡器的电气特性如表 4-20 所示。

表4-20 内置 25M 振荡器电气特性

符号	参数	条件	最小值	典型值	最大值	单位
f_{HSOSC}^a	内置 25M 振荡器频率	$V_{DDA}=2.4V\sim3.63V$, $T_J=-40^{\circ}C\sim+125^{\circ}C$	24.75	25	25.25	MHz
$\Delta_{TEMP(HSOSC)}^b$	内置 25M 振荡器温漂	$T_J=-40^{\circ}C\sim+125^{\circ}C$	-1	-	1	%
$t_{SU(HSOSC)}^b$	内置 25M 振荡器频率启动时间	-	-	3	9	μs
$t_{STAB(HSOSC)}^b$	内置 25M 振荡器频率稳定时间	最终频率的 1%	-	5.5	15	μs
$I_{DD(HSOSC)}^b$	内置 25M 振荡器工作功耗	-	-	300	400	μA
a: 基于特性测试, 未在生产中测试。						
b: 由设计保证。						

4.15 锁相环（PLL）

锁相环的电气特性如表 4-21 所示。

表4-21 PLL 电气特性^{abc}

符号	参数	条件	最小值	典型值	最大值	单位
f _{PLL_REF}	PLL 输入参考频率	-	4	-	30	MHz
f _{PLL_PFD}	PLL 内置 PFD 的输入频率	-	4	-	10	MHz
D _{PLL_IN}	PLL 输入参考频率占空比	-	45	-	55	%
D _{PLL_OUT}	PLL 输出时钟占空比	经过后置分频器	45	50	55	%
f _{VCO_OUT}	PLL VCO 输出频率	不经过后置分频器	200	-	500	MHz
f _{PLL_OUT}	PLL 输出频率	经过后置分频器	25	-	500	MHz
t _{LOCK}	PLL 锁定时间	-	-	50	60	μs
Jitter	RMS 周期抖动	f _{PLL_OUT} =250MHz; f _{VCO_OUT} =500MHz	-	350	400	ps
I _{DD(PLL)}	功耗	f _{PLL_OUT} =250MHz; f _{VCO_OUT} =500MHz	-	0.86	1.27	mA
a: 由设计保证。 b: f _{PLL_PFD} = f _{PLL_REF} ÷ 前置分频器分频比, 需确保 f _{PLL_PFD} 频率处于 4MHz ~ 10MHz 之间。 c: f _{VCO_OUT} = f _{PLL_PFD} X 环路分频器分频比, 需确保环路分频比在 30 ~ 80 之间。						

4.16 模数转换器（ADC）

模拟转换器的电器特性如表 4-22、表 4-23 和表 4-24 所示。

表4-22 ADC 电气特性^{1a}

符号	参数	条件	最小值	典型值	最大值	单位
----	----	----	-----	-----	-----	----

符号	参数	条件	最小值	典型值	最大值	单位
f _{ADC}	ADC 工作时钟	-	25	100	100	MHz
f _S	采样率	-	0.0473	-	3.03	MSPS
f _{TRIG}	外部触发频率	f _{ADC} =100 MHz	-	-	3.03	MHz
V _{AIN}	输入电压范围 (ADCIN _x) ^b	V _{DDA} <3.3 V	0	-	V _{DDA}	V
		V _{DDA} ≥3.3 V	0	-	3.3	V
R _S	采样通道输入阻抗	-	-	1	1.5	kΩ
C _{SH_S}	采样保持电容 ^c	-	-	2	-	pF
a: 由设计保证。 b: 当 ADCIN_x 大于最大值时，将导致不准确的转换。 c: ADC IP 内部采样保持电容。						

表4-23 ADC 电气特性 2^a

符号	参数	条件	最小值	典型值	最大值	单位
t _{PU}	上电时间	-	-	350	-	μs
t _{LATR}	触发转换延时	-	36	36	-	ns
t _{SAMP}	采样时间	-	5	-	500	1/f _{ADC}
t _{CONV}	转换时间	-	-	28	-	1/f _{ADC}
t _{CONV_TOT}	总采样转换时间	-	33	-	528	1/f _{ADC}
I _{DD(ADC)}	功耗	f _S =3.03MSPS	-	2.3	2.7	mA
a: 由设计保证。						

表4-24 ADC 电气特性 3^{ab}

符号	参数	条件	最小值	典型值	最大值	单位
Offset Error	失调误差	$V_{\text{DDA}} \geq 2.4\text{ V};$ $V_{\text{REFP}} = 1.1\text{V};$ $f_{\text{ADC}} = 100\text{MHz};$ $f_{\text{s}} \leq 3\text{MSPS};$ $-40^{\circ}\text{C} \sim +125^{\circ}\text{C}$	-	±2	-	LSB ^d
Gain Error ^c	增益误差		-	±0.1%	-	LSB
DNL	微分非线性		-	±1.5	-	LSB
INL	积分非线性		-	±3	-	LSB
ENOB	有效位数		10	10.5	-	bit
SINAD	信纳比		62	65	-	dB
SNR	信噪比		63	66	-	dB
a: 由设计保证。						
b: ADC 性能在内部校准后测量。						
c: 不包含 VREFBUF 偏差。						
d: LSB = 0.805mV。						

图4-2 ADC 特性图





图4-3 ADC 输入模型



- 1. R_S 和 C_{SH_S} 的值参见表 4-22。
- 2. 为保证 ADC 性能，需要在 ADC 的输入通道前加电容 C_{in} ，推荐容值为 100pF。

4.17 数模转换器 (DAC)

DAC 为 12bit 分辨率，支持 1MHz 的转换速率，如表 4-25 所示。

表4-25 DAC 电气特性^a

符号	参数	条件	最小值	典型值	最大值	单位
V _{DDA}	电源电压	-	2.4	3.3	3.63	V
V _{REFP}	正参考电压- V _{DDA}	-	2.4	3.3	V _{DDA}	V
	正参考电压- ADCVREF	-	-	3	-	V
I _{DD(DAC)}	功耗	-	-	-	100	μA
t _{stb}	稳定时间	-	-	1	2	μs
ENOB	有效位数	-	-	10	-	bit
DNL	微分非线性	-	-4	-	4	LSB ^b
INL	积分非线性	-	-8	-	8	LSB
Gain Error	增益误差	-	-0.5	-	0.5	%
Offset Error	失调误差	-	-8	-	8	LSB
a: 由设计保证。 b: DAC 采用 V_{DDA}作为参考, 1LSB=V_{DDA}/4095; DAC 采用 ADCVREF 作为参考, 1LSB=ADCVREF/4095。						

4.18 可编程增益放大器 (PGA)


可编程增益放大器电气特性如表 4-26 所示。

表4-26 PGA 电气特性^{abc}

符号	参数	条件	最小值	典型值	最大值	单位
V _{DDA}	电源电压	-	2.4	-	3.63	V
V _{OUT}	输出电压	-	0.3	-	V _{DDA} - 0.3	V
CMIR	共模输入范围 ^d	-	0	-	0.5×V _{DDA}	V

符号	参数	条件	最小值	典型值	最大值	单位
V_{IOFFSET}	输入失调电压	-	-	± 2	-	mV
$\Delta V_{\text{IOFFSET}}$	输入失调电压偏移	$-40^{\circ}\text{C} \sim +125^{\circ}\text{C}$	-	-	10	$\mu\text{V}/^{\circ}\text{C}$
$I_{\text{DD}}(\text{PGA})$	功耗	空载	-	1.5	1.8	mA
CMRR	共模抑制比	直流测试	60	-	-	dB
PSRR	电源抑制比	10kHz	60	-	-	dB
Gain	正相增益值 Gain=1+RF/RIN	-	-	2/3/5/6/7.5/10/12/15	-	-
Gain Error	增益误差	内置电阻模式	-1	-	1	%
GBW	不同正相增益下的带宽	Gain=2/3	30/20	-	-	MHz
		Gain=5/6	15/12	-	-	
		Gain=7.5/10	12/10	-	-	
		Gain=12/15	10/8	-	-	
SR	摆率	-	10	-	-	V/ μs
a: 由设计保证。 b: 除非另有说明，典型数据基于 $T_A=25^{\circ}\text{C}$, $V_{\text{DDA}}=3.3\text{V}$。 c: PGA 内置电阻模式。 d: 增益较大时，共模输入范围受到输出摆幅的限制。						

图4-4 PGA 结构框图



4.19 模拟比较器 (ACMP)

电压比较器，其特性指标描述如表 4-27 所示。

表4-27 ACMP 电气特性^a

符号	参数	条件	最小值	典型值	最大值	单位
V _{DDA}	电源电压	-	2.4	3.3	3.63	V
V _{COM}	共模电压	-	0	-	V _{DDA}	V
V _{DIFF}	有效差分输入电压 VINP-VINN	-	10	-	-	mV
t _{PU}	上电时间	-	-	100	-	μs
V _{HYSb}	迟滞电压	-	-	0	-	mV
		-	-	10	-	
		-	-	20	-	
		-	-	30	-	

符号	参数	条件	最小值	典型值	最大值	单位
		-	-	40	-	
I_{DD} (ACMP)	功耗	-	-	250	290	μA
V_{OS}	失调电压	-	-20	-	20	mV
t_{delay}	比较器翻转延时	1.65V/ μs for VINP&VINN	-	30	50	ns
		V_{DDA}/ns for VINP&VINN	-	20	50	

a: 由设计保证。
b: 迟滞电压偏差受供电和温度影响变化范围大，建议使用 30mV 及以上档位。

4.20 温度传感器 (TSensor)

支持-40℃ ~ +125℃范围的检测，输出电压通过 ADC 进行采样，然后将码字转换成温度值。

表4-28 TSensor 电气特性^a

符号	参数	条件	最小值	典型值	最大值	单位
V_{DDA}	电源电压	-	2.4	3.3	3.63	V
E_{OUT}	校准后精度 ^b	-	-3	-	3	℃
t_{PU}	上电时间 ^c	-	-	40	-	μs
t_{ADCS}	ADC 通道建立时间 ^d	-	1	-	-	μs

a: 由设计保证。
b: 不包含环境温度误差和测试误差。
c: TSensor 跟随内部参考电压 VREF 启动。
d: TSensor 采样周期配置需大于 1 μs 。

4.21 集成电路（I2C）接口

I2C 接口满足 I2C 标准协议的时序要求，标准模式最大支持 100kbit/s，快速模式最大支持 400kbit/s。

图4-5 I2C 标准协议时序图




表4-29 标准模式 I2C 接口时序参数表

参数	符号	最小值	最大值	单位
SCL 时钟频率	f_{SCL}	0	100	kHz
启动保持时间	$t_{HD,STA}$	4.0	-	μs
SCL 低电平周期	t_{LOW}	4.7	-	μs
SCL 高电平周期	t_{HIGH}	4.0	-	μs
启动建立时间	$t_{SU,STA}$	4.7	-	μs
数据保持时间	$t_{HD,DAT}$	0	3.45	μs
数据建立时间	$t_{SU,DAT}$	250	-	ns
SDA、SCL 上升时间	t_r	-	1000	ns
SDA、SCL 下降时间	t_f	-	300	ns
结束建立时间	$t_{SU,STO}$	4.0	-	μs
开始与结束之间的总线释放时间	t_{BUF}	4.7	-	μs
总线负载	C_b	-	400	pF

表4-30 快速模式 I2C 接口时序参数表

参数	符号	最小值	最大值	单位
SCL 时钟频率	f _{SCL}	0	400	kHz
启动保持时间	t _{HD;STA}	0.6	-	μs
SCL 低电平周期	t _{LOW}	1.3	-	μs
SCL 高电平周期	t _{HIGH}	0.6	-	μs
启动建立时间	t _{SU;STA}	0.6	-	μs
数据保持时间	t _{HD;DAT}	0	0.9	μs
数据建立时间	t _{SU;DAT}	100	-	ns
SDA、SCL 上升时间	t _r	20	300	ns
SDA、SCL 下降时间	t _f	20 × (V _{DD} / 5.5V)	300	ns
结束建立时间	t _{SU;STO}	0.6	-	μs
开始与结束之间的总线释放时间	t _{BUF}	1.3	-	μs
总线负载	C _b	-	400	pF

4.22 通用异步收发传输器（UART）

UART 波特率配置的典型值为：9,600bit/s、14,400bit/s、19,200bit/s、38,400bit/s、57,600bit/s、76,800bit/s、115,200bit/s、230,400bit/s、460,800bit/s。

波特率计算公式为：当前波特率 = uart_clk / (过采样倍数 × 分频系数)。用户可以根据需要配置合适的分频系数（分频系数由整数分频和小数分频系数构成）。

4.23 同步串行外设接口 (SPI)

4.23.1 Motorola SPI Master 模式时序信息

表4-31 Motorola SPI Master 模式时序要求


缩写	含义	最小值	典型值	最大值	单位
t _{rsu}	建立时间, 在 SPI_CLK 有效沿之前 SPI_RX 有效。	2	-	-	ns
t _{rho}	保持时间, 在 SPI_CLK 有效沿之前 SPI_RX 有效。	1	-	-	ns

表4-32 Motorola SPI Master 模式波形特征

缩写	含义	最小值	典型值	最大值	单位
F _{SPI_CLK} ^a = 1/t _p	SPI_CLK 频率 = 1/SPI_CLK 周期	-	-	33	MHz
t _w	持续时间, SPI_CLK 高电平和低电平持续时间。	-	0.5 × t _p	-	ns
t _{sd0}	延迟时间, SPI_CS_N 到 SPI_TX。	t _p - 5.2	t _p	t _p + 4.2	ns
t _{sd1}	延迟时间, SPI_TX 到 SPI_CS_N。	t _p - 4.2	t _p	t _p + 5.2	ns
t _{sd2}	延迟时间, SPI_CS_N 到 SPI_CLK。	2.0 × t _p - 5	2.0 × t _p	2.0 × t _p + 3.6	ns
t _{sd3}	延迟时间, SPI_CLK 到 SPI_CS_N。	t _p - 5	t _p	t _p + 3.6	ns
t _{td}	延迟时间, SPI_CLK 到 SPI_TX。	-3.6	0	3.9	ns
t _{tho}	保持时间, SPI_CLK 到 SPI_TX。	t _p × 0.50 - 3.6	t _p × 0.50	t _p × 0.50 + 3.9	ns

缩写	含义	最小值	典型值	最大值	单位
a: SPI_CLK 是指 MCU 的 SPI_CLK 管脚，是 SPI 接口的时钟。F _{SPI_CLK} 是指 SPI 接口时钟的频率。					

图4-6 Motorola SPI Master 模式时序图



4.23.2 Motorola SPI Slave 模式时序信息

表4-33 Motorola SPI Slave 模式时序要求

缩写	含义	最小值	典型值	最大值	单位
$F_{SPI_CLK} = 1/t_p$	SPI_CLK 频率 = $1/SPI_CLK$ 周期	-	5	10	MHz
t_w	持续时间, SPI_CLK 高电平和低电平持续时间。	-	$0.5 \times t_p$	-	ns
t_{rsu}	建立时间, 在 SPI_CLK 有效沿之前 SPI_RX 有效。	2	-	-	ns
t_{rho}	保持时间, 在 SPI_CLK 有效沿之前 SPI_RX 有效。	1	-	-	ns
t_{ssu}	建立时间, SPI_CS_N 有效到 SPI_CLK 有效。	$2 \times T_{clk_spi}^a + 2$	$2 \times t_p$	-	ns

缩写	含义	最小值	典型值	最大值	单位
t_{sho}	保持时间, SPI_CLK 无效到 SPI_CS_N 无效。	$T_{clk_spi} + 2.5$	t_p	-	ns
a: T_{clk_spi} 是指 SPI 模块工作参考时钟的周期。					

表4-34 Motorola SPI Slave 模式波形特征 (Clock Phase = 0)

缩写	含义	最小值	典型值	最大值	单位
t_{sd0}	延迟时间, SPI_CS_N 有效到 SPI_TX 有效。	-	$3 \times T_{clk_spi}^a + 8$	$4 \times T_{clk_spi}^a + 8$	ns
t_{td}	延迟时间, SPI_CLK 有效到 SPI_TX 有效。	$3 \times T_{clk_spi}^a + 5$	$3 \times T_{clk_spi}^a + 8$	$4 \times T_{clk_spi}^a + 10$	ns
t_{tho}	保持时间, SPI_CLK 有效到 SPI_TX 有效。	$t_p \times 0.50$	-	-	ns
a: T_{clk_spi} 是指 SPI 模块工作参考时钟的周期。					

表4-35 Motorola SPI Slave 模式波形特征 (Clock Phase = 1)

缩写	含义	最小值	典型值	最大值	单位
t_{td}	延迟时间, SPI_CLK 有效到 SPI_TX 有效。	$3 \times T_{clk_spi}^a + 5$	$3 \times T_{clk_spi}^a + 8$	$4 \times T_{clk_spi}^a + 10$	ns
t_{tho}	保持时间, SPI_CLK 有效到 SPI_TX 有效。	$t_p \times 0.50$	-	-	ns

缩写	含义	最小值	典型值	最大值	单位
a: T_{clk_spi} 是指 SPI 模块工作参考时钟的周期。					

图4-7 Motorola SPI Slave 模式时序图 (Clock Phase = 0)





图4-8 Motorola SPI Slave 模式时序图 (Clock Phase = 1)



4.23.3 TI 同步串行接口 Master 模式时序信息

表4-36 TI 同步串行接口 Master 模式时序要求

缩写	含义	最小值	典型值	最大值	单位
t_{rsu}	建立时间, 在 SPI_CLK 有效沿之前 SPI_RX 有效。	2	-	-	ns
t_{rho}	保持时间, 在 SPI_CLK 有效沿	1	-	-	ns


缩写	含义	最小值	典型值	最大值	单位
	之前 SPI_RX 有效。				

表4-37 TI 同步串行接口 Master 模式波形特征

缩写	含义	最小值	典型值	最大值	单位
$F_{\text{SPI_CLK}}^a = 1/t_p$	SPI_CLK 频率 = 1/SPI_CLK 周期	-	-	33	MHz
t_w	持续时间, SPI_CLK 高电平和低电平持续时间。	-	$0.5 \times t_p$	-	ns
t_{sd0}	延迟时间, SPI_CLK 有效到 SPI_CS_N。	$t_p - 5$	t_p	$t_p + 3.6$	ns
t_{td}	延迟时间, SPI_CLK 到 SPI_TX。	-3.6	0	3.9	ns
t_{tho}	保持时间, SPI_CLK 到 SPI_TX。	$t_p \times 0.50 - 3.6$	$t_p \times 0.50$	$t_p \times 0.50 + 3.9$	ns

a: SPI_CLK 是指 MCU 的 SPI_CLK 管脚, 是 SPI 接口的时钟。F_{SPI_CLK}是指 SPI 接口时钟的频率。

图4-9 TI 同步串行接口 Master 模式时序图



4.23.4 TI 同步串行接口 Slave 模式时序信息


表4-38 TI 同步串行接口 Slave 模式时序要求

缩写	含义	最小值	典型值	最大值	单位
$F_{\text{SPI_CLK}} = 1/t_p$	SPI_CLK 频率 = 1/SPI_CLK 周期	-	5	10	MHz
t_w	持续时间, SPI_CLK 高电平和低电平持续时间。	-	$0.5 \times t_p$	-	ns
t_{rsu}	建立时间, 在 SPI_CLK 有效沿之前 SPI_RX 有效。	2	-	-	ns
t_{rho}	保持时间, 在 SPI_CLK 有效沿之前 SPI_RX 有效。	1	-	-	ns
t_{ssu}	建立时间, SPI_CS_N 有效到 SPI_CLK 有效。	$2 \times T_{\text{clk_spi}}^a + 2$	$2 \times t_p$	-	ns
t_{sho}	保持时间, SPI_CLK 无效到 SPI_CS_N 无效。	$T_{\text{clk_spi}} + 2.5$	t_p	-	ns
a: $T_{\text{clk_spi}}$ 是指 SPI 模块工作参考时钟的周期。					

表4-39 TI 同步串行接口 Slave 模式波形特征

缩写	含义	最小值	典型值	最大值	单位
t_{td}	延迟时间, SPI_CLK 有效到 SPI_TX 有效。	$3 \times T_{\text{clk_spi}}^a + 5$	$3 \times T_{\text{clk_spi}}^a + 8$	$4 \times T_{\text{clk_spi}}^a + 10$	ns
t_{tho}	保持时间, SPI_CLK 有效到 SPI_TX 有效。	$t_p \times 0.50$	-	-	ns
a: $T_{\text{clk_spi}}$ 是指 SPI 模块工作参考时钟的周期。					

图4-10 TI 同步串行接口 Slave 模式时序图



4.23.5 Microwire 接口 Master 模式时序信息


表4-40 Microwire 接口 Master 模式时序要求

缩写	含义	最小值	典型值	最大值	单位
t_{rsu}	建立时间，在 SPI_CLK 有效沿之前 SPI_RX 有效。	2	-	-	ns
t_{rho}	保持时间，在 SPI_CLK 有效沿之前 SPI_RX 有效。	1	-	-	ns

表4-41 Microwire 接口 Master 模式波形特征

缩写	含义	最小值	典型值	最大值	单位
$F_{SPI_CLK} = 1/t_p$	SPI_CLK 频率 = $1/SPI_CLK$ 周期	-	-	25	MHz
t_w	持续时间，SPI_CLK 高电平和低电平持续时间。	-	$t_p \times 0.50$	-	ns
t_{sd0}	延迟时间，SPI_CS_N 有效到 SPI_TX 有效。	$t_p - 5.2$	t_p	$t_p + 4.2$	ns
t_{sd1}	延迟时间，SPI_CLK 有效到 SPI_CS_N 无效。	$t_p - 5$	t_p	$t_p + 3.6$	ns
t_{tho}	保持时间，SPI_CLK 到 SPI_TX。	$t_p \times 0.50 - 3.6$	$t_p \times 0.50$	$t_p \times 0.50 + 3.9$	ns

图4-11 Microwire 接口 Master 模式时序图



4.23.6 Microwire 接口 Slave 模式时序信息

表4-42 Microwire 接口 Slave 模式时序要求

缩写	含义	最小值	典型值	最大值	单位
$F_{\text{SPI_CLK}} = 1/t_p$	SPI_CLK 频率 = 1/SPI_CLK 周期	-	5	10	MHz
t_w	持续时间, SPI_CLK 高电 平和低电平持续时间。	-	$t_p \times 0.50$	-	ns
t_{rsu}	建立时间, 在 SPI_CLK 有 效沿之前 SPI_RX 有效。	2	-	-	ns
t_{rho}	保持时间, 在 SPI_CLK 有 效沿之前 SPI_RX 有效。	1	-	-	ns
t_{ssu}	建立时间, SPI_CS_N 有 效到 SPI_CLK 有效。	$2 \times T_{\text{clk_spi}}^a + 2$	$2 \times t_p$	-	ns
t_{sho}	保持时间, SPI_CLK 无效 到 SPI_CS_N 无效。	$T_{\text{clk_spi}} + 2.5$	t_p	-	ns
a: $T_{\text{clk_spi}}$ 是指 SPI 模块工作参考时钟的周期。					


表4-43 Microwire 接口 Slave 模式波形特征

缩写	含义	最小值	典型值	最大值	单位
----	----	-----	-----	-----	----

缩写	含义	最小值	典型值	最大值	单位
t_{td}	延迟时间, SPI_CLK 有效到 SPI_TX 有效。	$3 \times T_{clk_spi}^a + 5$	$3 \times T_{clk_spi}^a + 8$	$4 \times T_{clk_spi}^a + 10$	ns
t_{tho}	保持时间, SPI_CLK 有效到 SPI_TX 有效。	$t_p \times 0.50$	-	-	ns

a: T_{clk_spi} 是指 SPI 模块工作参考时钟的周期。


图4-12 Microwire 接口 Slave 模式时序图



4.24 存储接口（外置 SPI NOR Flash 控制器）

接口时序以及参数说明如[图 4-13](#) 所示。

图4-13 SPI 输出时序图



须知

时序配置对应 TIMING_SPI_CFG 寄存器。

t_{csH}: sf_cs_n hold time

t_{csS}: sf_cs_n setup time

t_{shS}: sf_cs_n deselect time

5 封装信息

5.1 封装信息


3066H 系列产品采用 EPAD-LQFP 封装，封装 Pin 脚数有 80Pin/100Pin/144Pin，详细信息请参见 [5.1.1 EPAD-LQFP80 封装视图和封装参数](#)、[5.1.2 EPAD-LQFP100 封装视图和封装参数](#)、[5.1.3 EPAD-LQFP144 封装视图和封装参数](#) 章节。

5.1.1 EPAD-LQFP80 封装视图和封装参数

封装视图

EPAD-LQFP80 封装外形图如[图 5-1](#) 所示。

图5-1 EPAD-LQFP80 封装外形图



封装参数

封装参数如表 5-1 所示。

表5-1 EPAD-LQFP80 封装参数表

参数	尺寸 (mm)		
	最小值	典型值	最大值
A	-	-	1.60
A ₁	0.025	-	0.127
A ₂	1.35	1.40	1.45
b	0.17	0.22	0.27


参数	尺寸 (mm)		
	最小值	典型值	最大值
b ₁	0.17	0.20	0.23
c	0.09	-	0.20
c ₁	0.09	-	0.16
D	13.85	14.00	14.15
E	13.85	14.00	14.15
D ₁	11.90	12.00	12.10
E ₁	11.90	12.00	12.10
D ₂	5.10	5.20	5.30
E ₂	5.10	5.20	5.30
e	0.50 BSC		
L	0.45	0.60	0.75
L ₁	1.00 REF		
R ₁	0.08	-	-
R ₂	0.08	-	0.20
S	0.20	-	-
θ	0°	3.5°	7°
θ ₁	0°	-	-
θ ₂	11°	12°	13°
θ ₃	11°	12°	13°
aaa	0.20		
bbb	0.20		
ccc	0.08		
ddd	0.08		

5.1.2 EPAD-LQFP100 封装视图和封装参数

封装视图

EPAD-LQFP100 封装外形图如图 5-2 所示。

图5-2 EPAD-LQFP100 封装外形图



封装参数

封装参数如表 5-2 所示。

表5-2 EPAD-LQFP100 封装参数表


参数	尺寸 (mm)		
	最小值	典型值	最大值
A	-	-	1.60
A ₁	0.025	-	0.127
A ₂	1.35	1.40	1.45
b	0.17	0.22	0.27
b ₁	0.17	0.20	0.23
c	0.09	-	0.20
c ₁	0.09	-	0.16
D	15.85	16.00	16.15
E	15.85	16.00	16.15
D ₁	13.90	14.00	14.10
E ₁	13.90	14.00	14.10
D ₂	5.70	5.80	5.90
E ₂	5.70	5.80	5.90
e	0.50 BSC		
L	0.45	0.60	0.75
L ₁	1.00 REF		
R ₁	0.08	-	-
R ₂	0.08	-	0.20
S	0.20	-	-
θ	0°	3.5°	7°
θ ₁	0°	-	-
θ ₂	11°	12°	13°
θ ₃	11°	12°	13°
aaa	0.20		
bbb	0.20		
ccc	0.08		
ddd	0.08		

5.1.3 EPAD-LQFP144 封装视图和封装参数

封装视图

EPAD-LQFP144 封装外形图如图 5-3 所示。

图5-3 EPAD-LQFP144 封装外形



封装参数

封装参数如表 5-3 所示。

表5-3 EPAD-LQFP144 封装参数表

参数	尺寸 (mm)		
	最小值	典型值	最大值
A	-	-	1.60
A ₁	0.025	-	0.127
A ₂	1.35	1.40	1.45
b	0.17	0.22	0.27
b ₁	0.17	0.20	0.23
c	0.09	-	0.20
c ₁	0.09	-	0.16
D	21.85	22.00	22.15
E	21.85	22.00	22.15
D ₁	19.90	20.00	20.10
E ₁	19.90	20.00	20.10
D ₂	5.50	5.60	5.70
E ₂	5.50	5.60	5.70
e	0.50 BSC		
L	0.45	0.60	0.75
L ₁	1.00 REF		
R ₁	0.08	-	-
R ₂	0.08	-	0.20
S	0.20	-	-
θ	0°	3.5°	7°
θ ₁	0°	-	-
θ ₂	11°	12°	13°
θ ₃	11°	12°	13°
aaa	0.20		
bbb	0.20		
ccc	0.08		
ddd	0.08		

5.1.4 物理参数

封装物理参数如表 5-4 所示。

表5-4 3066H 系列封装参数

参数	EPAD-LQFP80	EPAD-LQFP100	EPAD-LQFP144
封装尺寸	12mm×12mmx1.6mm	14mm×14mmx1.6mm	20mm×20mmx1.6mm
管脚间距	0.5mm	0.5mm	0.5mm
管脚总数	80	100	144

5.2 封装热阻

在 JEDEC 标准环境中，封装热阻如表 5-5 所示。

表5-5 封装热阻

封装类型	θ_{JA} (Thermal resistance of Junction to ambient)	θ_{JB} (Thermal resistance of Junction to board)	θ_{JC} (Thermal resistance of Junction to case)	Unit
EPAD-LQFP80	39.6	32.4	23.4	°C/W
EPAD-LQFP100	34.8	29.5	23.8	°C/W
EPAD-LQFP144	34.1	27.2	18.1	°C/W

MCU 使用时应确保 MCU 结温不超过目标温度 (T_{J_max} : 125°C)。以 JEDEC 标准环境为例，MCU 在特定环境下的耗散功耗应满足以下等式：

$T_J = T_A + P_H \times \theta_{JA}$, $T_J < T_{J_max}$


- θ_{JA} = MCU 与环境温度的热阻。
- T_J = MCU 在施加耗散功耗 P_H 达到稳态后结温 (°C)。

- T_A = 环境温度 (°C)。
- P_H = MCU 使用功耗 (W)。

Ref. *JESD51-2, Integrated Circuit Thermal Test Method Environmental Conditions - Natural Convection (Still Air)*。

6 订购信息

图6-1 MCU mark 命名规则



Rohs: 支持环保

A 缩略语

表A-1 缩略语

缩略语	英文	中文
ACK	Acknowledge	应答
ACMP	Analog Comparator	模拟比较器
ADC	Analog Digital Converter	模数转换器
AHB	Advanced High-performance Bus	先进高性能总线
APT	Advanced PWM Timer	高级 PWM 定时器
BSC	Basic dimension	基本尺寸
CAMP	Capture Module	捕捉器
CAN	Controller Area Network	控制器域网
CDM	Charge Device Model	器件带电模式
CFD	Clock Failure Detector	时钟失效检测
CMM	Clock Monitor Module	时钟频率监测
CMOS	Complementary Metal Oxide Semiconductor	互补金属氧化物半导体
CRC	Cyclic Redundancy Check	循环冗余校验
CRG	Clock and Reset Generator	时钟复位生成模块
DAC	Digital-to-analog converter	数模转换器
DMA	Direct Memory Access	直接内存访问

缩略语	英文	中文
DMAC	Direct Memory Access Controller	直接存储器访问控制器
DTCM	Data Tightly-Coupled Memory	数据紧耦合内存
eAI	Embedded Artificial Intelligence	嵌入式智能
EFT	Electrical Fast Transient	电快速瞬变脉冲群
EMC	Electromagnetic Compatibility	电磁兼容性
EMS	Electromagnetic Susceptibility	电磁敏感度
EOC	End-of-Conversion	结束转换标志
ESD	Electrostatic Discharge	静电放电
FIFO	First In First Out	先进先出
FPU	Floating Point Unit	浮点处理单元
GPIO	General-purpose input/output	通用输入输出
GPT	General PWM Timer	通用 PWM 定时器
HBM	Human Body Model	人体模式
I2C	Inter-Integrated Circuit	集成电路接口
IOCMG	I/O Control & Multiplex Generater	I/O 复用控制
ITCM	Instruction Tightly-Coupled Memory	指令紧密耦合内存
IWDG	Independent Watch Dog	独立看门狗
JTAG	Joint Test Action Group	联合测试行动小组调试接口
LQFP	Low-profile Quad Flat Package	薄型四方扁平封装
LSB	Least Significant Bit	最低有效位
MCU	Microcontroller Unit	微控制器单元
MSB	Most Significant Bit	最高有效位
NACK	Not Acknowledge	非应答
PDR	Power Down Reset	掉电复位

缩略语	英文	中文
PFC	Power Factor Correction	功率因数校正
PGA	Programmable Gain Amplifier	可编程增益放大器
PLL	Phase Locked Loop	锁相环
PMC	Power Manage Controller	电源控制
PMP	Physical Memory Protection	物理内存保护
PMU	Power Manager Unit	电源管理单元
POE	Port Output Enable	端口输出使能
POR	Power On Reset	上电复位
PPU	Position Process Unit	位置处理单元
PTU	Period Trigger Unit	周期触发单元
PVD	Programmable Voltage Detector	可编程电压检测器
PWM	Pulse Width Modulation	脉冲宽度调制
QDM	Quadrature Decoder Module	正交解码模块
QDU	Quadrature Decoder Unite	正交解码单元
QFN	Quad Flat No-lead Package	方形扁平式无引脚封装
REF	Reference dimension	参考尺寸
SARADC	Successive Approximation ADC	逐次逼近型 ADC
SCL	Serial Clock Line	串行时钟线
SDA	Serial Data Line	串行数据线
SOC	Start Of Conversion	启动转换
SPI	Serial Peripheral Interface	串行外设接口
SRAM	Static Random Access Memory	静态随机存取存储器
SYSCTRL	System Controller	系统控制
TSU	Time Stamp Unit	时间戳单元

缩略语	英文	中文
UART	Universal Asynchronous Receiver Transmitter	通用异步收发传输器
WDG	Watch Dog	看门狗
WFI	Wait For Interrupt	等待中断指令
WWDG	Windowed Watch Dog	窗口看门狗
XIP	Execute In Place	就地执行